推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

10位50mhz流水线adc的设计

更新时间:2019-10-06 15:17:08 大小:16M 上传用户:sun2152查看TA发布的资源 标签:流水线ADC 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

随着近几年无线通信技术和数字处理技术的飞速发展,对用于连接模拟信号和数字信号的接口电路模数转换器的性能要求也越来越高。在高清图像、视频处理以及高性能数字化通讯等方面都需要用到精度高、采样速率快的高性能模数转换器。流水线结构ADC由于其在精度、速度、功耗和芯片面积间有着很好的折中,能满足以上应用领域对模数转换器的要求,成为了集成电路行业的设计热点。本论文研究设计了一种10位分辨率,50MHz采样速率的流水线型ADC。

本论文对流水线ADC的工作原理和整个系统进行了分析,选择了在功耗和噪声方面比较优势的2位/级的结构。最前端的采样保持电路中采用了底极板采样技术,有效地消除了电荷注入效应;采样开关选用了栅压自举开关,提高了电路的线性度和增大了电压输入范围;根据底极板采样技术要求设计了两相四路非交叠的时钟电路。本设计中的运算放大器采用了带增益自举的折叠式共源共栅跨导运算放大器,提高了运放增益的同时又保证了运放有足够的单位增益带宽,主运放采用了开关电容型共模反馈电路稳定共模输出电压,并设计了相应的电压偏置电路。子ADC中采用了小功耗的动态比较器。

该ADC的设计是基于CSMC0.5um3.3V电源电压两层多品硅三层金属的混合信号工艺。仿真结果表明,电路整体功耗为l56mW,在50MHz的采样频率下,当输入正弦信号接近奈奎斯特频率时,测得SFDR为58.6dB,SNDR为51.5dB,满足系统的指标要求。


部分文件列表

文件名 大小
10位50mhz流水线adc的设计.pdf 16M

部分页面预览

(完整内容请下载后查看)

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载