积分商城

最新搜索： FPGA VHDL串口 数字信号 JTAGICE mkII CGT C2000 定向声波
您现在的位置是：首页 > 技术资料 > Xilinx FPGA Vivado 2014 示例 gate_verilog
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

Xilinx FPGA Vivado 2014 示例 gate_verilog

更新时间：2022-12-04 17:31:32 大小：500K 上传用户：Laspide查看TA发布的资源 标签：xilinxfpgavivado 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

Xilinx FPGA权威设计指南——Vivado 2014集成开发环境 配套的工程示例。 基于Xilinx集成开发环境Vivado 2014.3的设计方法、设计流程和具体实现，内容包括：Xilinx UltraScale结构、Vivado集成设计环境导论、Vivado工程模式基本设计实现、Vivado非工程模式基本设计实现、创建和封装用户IP核流程、Vivado高级约束原理及实现、Vivado调试工具原理及实现、Vivado嵌入式系统设计实现、Vivado模型设计原理及实现、Vivado HLS原理及实现、Vivado部分可重配置原理及实现。参考了Xilinx提供的大量Vivado最新设计资料，理论与应用并重，将Xilinx最新的设计理论贯穿在具体的设计实现中。 这是gate_verilog的示例。

部分文件列表

文件名文件大小修改时间
Xilinx FPGA Vivado 2014 示例 gate_verilog/component.xml7KB2014-08-12 13:20:26
Xilinx FPGA Vivado 2014 示例 gate_verilog/component.xml~7KB2014-10-27 17:31:20
Xilinx FPGA Vivado 2014 示例 gate_verilog/gate_verilog.cache/wt/java_command_handlers.wdf4KB2014-12-18 15:59:54
Xilinx FPGA Vivado 2014 示例 gate_verilog/gate_verilog.cache/wt/project.wpc1KB2014-08-12 13:12:58
Xilinx FPGA Vivado 2014 示例 gate_verilog/gate_verilog.cache/wt/synthesis.wdf3KB2014-10-29 20:03:10
Xilinx FPGA Vivado 2014 示例 gate_verilog/gate_verilog.cache/wt/webtalk_pa.xml3KB2014-12-18 15:59:54
Xilinx FPGA Vivado 2014 示例 gate_verilog/gate_verilog.cache/wt/xsim.wdf1KB2014-10-29 20:01:40
Xilinx FPGA Vivado 2014 示例 gate_verilog/gate_verilog.hw/hw_1/hw.xml1KB2014-12-13 15:15:40
Xilinx FPGA Vivado 2014 示例 gate_verilog/gate_verilog.runs/.jobs/job1.bat1KB2013-08-23 23:50:18
Xilinx FPGA Vivado 2014 示例 gate_verilog/gate_verilog.runs/.jobs/job1.sh1KB2013-08-23 23:50:18
Xilinx FPGA Vivado 2014 示例 gate_verilog/gate_verilog.runs/.jobs/job10.bat1KB2013-09-13 01:11:38
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号