推荐星级：
- 1
- 2
- 3
- 4
- 5
verilog HDL 半加速器例程
资料介绍
verilog HDL 半加速器例程
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| half_adder/doc/haif_adder.vsdx | 26KB | 2021-01-30 16:10:30 |
| half_adder/quartus_prj/db/.cmp.kpt | 1KB | 2021-02-20 22:55:10 |
| half_adder/quartus_prj/db/half_adder.(0).cnf.cdb | 1KB | 2021-01-30 16:22:44 |
| half_adder/quartus_prj/db/half_adder.(0).cnf.hdb | 1KB | 2021-01-30 16:22:44 |
| half_adder/quartus_prj/db/half_adder.asm.qmsg | 3KB | 2021-02-20 22:55:16 |
| half_adder/quartus_prj/db/half_adder.asm.rdb | 1KB | 2021-02-20 22:55:20 |
| half_adder/quartus_prj/db/half_adder.asm_labs.ddb | 6KB | 2021-02-20 22:55:16 |
| half_adder/quartus_prj/db/half_adder.cbx.xml | 1KB | 2021-02-20 22:54:54 |
| half_adder/quartus_prj/db/half_adder.cmp.bpm | 1KB | 2021-02-20 22:55:10 |
| half_adder/quartus_prj/db/half_adder.cmp.cdb | 4KB | 2021-02-20 22:55:10 |
| half_adder/quartus_prj/db/half_adder.cmp.hdb | 12KB | 2021-02-20 22:55:24 |
| ... | ||
全部评论(0)