Verilog HDL的卡尔曼滤波器的设计

更新时间：2019-07-19 05:55:46 大小：13M 上传用户：sun2152 查看TA发布的资源 标签：verilog hdl 卡尔曼滤波器 下载积分：1分评价赚积分（如何评价?）收藏评论(0) 举报

资料介绍

集成电路发展趋势之一就是与其它学科结合诞生新的技术。现代信号处理系统正是融合信号处理论、VLSI技术和计算机技术。集成电路和微电子技术的发展，为现代信号处理技术的发展提供了十分优越的条件，采用数字信号处理的集成电路硬件系统正显示它的优越性，卡尔曼滤波器在数字信号处理系统中应用非常普遍。

本文在研究卡尔曼滤波器的基本理论基础上，系统地讨论分析了卡尔曼滤波器的递归估算法。用状态空间法来建立卡尔曼滤波器的数学模型，基于均方差最小原则推导出五个递推方程，在此理论基础上研究适应工程实际的滤波器的设计方法；通过MATLAB仿真软件相关的工具进行了参数设定和计算，研究了卡尔曼滤波器中五个递推方程的MATLAB高效实现。

在此基础上结合VerilogHDL硬件描述语言的特点，就卡尔曼滤波器算法数据问题进行研究，主要体现在两个方面：一是二进制数的表示方法；二是有限字长的选择。有限字长的选择又决定了舍位和溢出，并就此问题展开讨论。根据卡尔曼滤被器的基本理论，从实际工程设计出发提出卡尔曼滤波器设计流程，包括滤波器结构的选择、滤波器的系数计算，系数的量化等，合理地选取系数的表示方法及字长。最后，据据FPGA设计指导原则，选定FPGA器件。

通过分析仿真波形，可以看出，观测噪声及过程噪声的变化对卡尔曼滤波器的影响以及系统的迭代次数（阶数）对卡尔曼滤波器的影响，经过MATLAB和Verilog HDL仿真设计的卡尔曼滤波器与理论值相吻合，结果表明设计的卡尔曼滤波器能够很好地消除噪声。