积分商城 注册

最新搜索： Altium Designer AT24C64 DSP汇编 半桥 do-160 stc8a8kd4
您现在的位置是：首页 > 技术资料 > 一种具有延迟校准功能的可编程多相位时钟电路
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

一种具有延迟校准功能的可编程多相位时钟电路

更新时间：2020-08-24 04:47:41 大小：729K 上传用户：六3无线电查看TA发布的资源 标签：时钟电路 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

基于延迟锁相环原理,提出了一种新型的具有延迟校准功能的可编程多相位时钟电路,能为工作在80MHz的电荷耦合器件信号处理器提供精度高达390ps的时序信号.将主时钟的单周期等分为32份,通过可编程相位组合电路,产生相位及占空比可调的信号,能满足不同电荷耦合器件所需的最优工作时序.传统的延迟锁相环结构随着延迟单元的增加,延迟单元之间不匹配愈加明显,导致输出相位偏离理想位置.引入延迟校准电路可以显著降低相位之间的误差,校准后的多相位时钟信号接入可编程相位组合器进行选择组合,产生所需的高精度时序信号.基于SMIC 0.18μm 3.3VCMOS工艺完成设计,在80MHz主时钟下的后仿真结果表明：电路可产生占空比范围为2%-98%的输出时钟,校准后的延迟误差小于5ps,边到边抖动为1.14ps,有效地保证了相位精度.

Based on the principle of the delay-locked loop （DLL）,this paper introduces a programmable multi-phase clock circuit with a delay calibration proposed circuit offers a clock signal with a precision of 390 ps and optimum timing for a variety of CCD signal cycle of the main clock is divided into 32 parts equally,while timing with a tunable duty cycle is generated by the programmable phase increase in delay elements worsens the delay time error between different phases of the output signals,and hence a delay time calibration loop is applied to suppres...

部分文件列表

文件名 大小
一种具有延迟校准功能的可编程多相位时钟电路.pdf 729K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

X  

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000-2025 版权所有

京ICP备11013301号

京公网安备 11010802024343号