推荐星级：
- 1
- 2
- 3
- 4
- 5
Xilinx FPGA Vivado 2014 示例 fifo_vhdl
资料介绍
Xilinx FPGA权威设计指南——Vivado 2014集成开发环境 配套的工程示例。
基于Xilinx集成开发环境Vivado 2014.3的设计方法、设计流程和具体实现，内容包括：Xilinx UltraScale结构、Vivado集成设计环境导论、Vivado工程模式基本设计实现、Vivado非工程模式基本设计实现、创建和封装用户IP核流程、Vivado高级约束原理及实现、Vivado调试工具原理及实现、Vivado嵌入式系统设计实现、Vivado模型设计原理及实现、Vivado HLS原理及实现、Vivado部分可重配置原理及实现。参考了Xilinx提供的大量Vivado最新设计资料，理论与应用并重，将Xilinx最新的设计理论贯穿在具体的设计实现中。
这是fifo_vhdl的示例。
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| Xilinx FPGA Vivado 2014 示例 fifo_vhdl/example_project/fifo_generator_0_example/fifo_generator_0_example.data/constrs_1/fileset.xml | 1KB | 2013-09-02 23:24:50 |
| Xilinx FPGA Vivado 2014 示例 fifo_vhdl/example_project/fifo_generator_0_example/fifo_generator_0_example.data/runs/impl_1.psg | 1KB | 2013-09-02 23:24:24 |
| Xilinx FPGA Vivado 2014 示例 fifo_vhdl/example_project/fifo_generator_0_example/fifo_generator_0_example.data/runs/runs.xml | 1KB | 2013-09-02 23:24:24 |
| Xilinx FPGA Vivado 2014 示例 fifo_vhdl/example_project/fifo_generator_0_example/fifo_generator_0_example.data/runs/synth_1.psg | 1KB | 2013-09-02 23:24:24 |
| Xilinx FPGA Vivado 2014 示例 fifo_vhdl/example_project/fifo_generator_0_example/fifo_generator_0_example.data/sim_1/fileset.xml | 5KB | 2013-09-02 23:25:04 |
| Xilinx FPGA Vivado 2014 示例 fifo_vhdl/example_project/fifo_generator_0_example/fifo_generator_0_example.data/sources_1/fileset.xml | 1KB | 2013-09-02 23:24:56 |
| Xilinx FPGA Vivado 2014 示例 fifo_vhdl/example_project/fifo_generator_0_example/fifo_generator_0_example.data/wt/java_command_handlers.wdf | 1KB | 2013-09-02 23:26:18 |
| Xilinx FPGA Vivado 2014 示例 fifo_vhdl/example_project/fifo_generator_0_example/fifo_generator_0_example.data/wt/project.wpc | 1KB | 2013-09-02 23:24:20 |
| Xilinx FPGA Vivado 2014 示例 fifo_vhdl/example_project/fifo_generator_0_example/fifo_generator_0_example.data/wt/webtalk_pa.xml | 1KB | 2013-09-02 23:26:18 |
| Xilinx FPGA Vivado 2014 示例 fifo_vhdl/example_project/fifo_generator_0_example/fifo_generator_0_example.srcs/constrs_1/imports/example_design/fifo_generator_0_exdes.xdc | 3KB | 2013-09-02 23:17:40 |
| Xilinx FPGA Vivado 2014 示例 fifo_vhdl/example_project/fifo_generator_0_example/fifo_generator_0_example.srcs/sim_1/imports/simulation/fifo_generator_0_dgen.vhd | 5KB | 2013-09-02 23:17:40 |
| ... | ||
全部评论(0)