推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

[源代码]Verilog传奇--从电路出发的HDL代码设计 组合操作

更新时间:2022-11-15 22:35:59 大小:180K 上传用户:Laspide查看TA发布的资源 标签:VerilogHDL电路代码 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

电路图是代码的基础,代码是电路图的描述,这是数字逻辑系统设计的基本思路。遵循这种思路,从电路出发系统地介绍了Verilog语言的知识。介绍了Verilog语言的基础知识以及对应的电路设计技巧,其中重点强调了“看图(电路图)说话(写Verilog代码)”的思想。除了基本知识、可综合语句、仿真验证外,还讲解了复杂系统设计方法,介绍了3种不同算法的DDS系统的设计。通过练习全面地掌握针对工程实践的Verilog语言的知识,并且了解了系统算法与定点化、系统结构与电路设计等概念。 这是“组合操作”章节相关的学习示例。

部分文件列表

文件名文件大小修改时间
[源代码]Verilog传奇--从电路出发的HDL代码设计 组合操作/Example 3.10 4 Bits Adder in Chain Structure/Adder_4bits.bmp930KB2016-09-29 13:32:56
[源代码]Verilog传奇--从电路出发的HDL代码设计 组合操作/Example 3.10 4 Bits Adder in Chain Structure/Adder_4bits.v1KB2016-09-29 13:32:56
[源代码]Verilog传奇--从电路出发的HDL代码设计 组合操作/Example 3.10 4 Bits Adder in Chain Structure/Adder_4bits_test.v4KB2016-09-29 13:32:56
[源代码]Verilog传奇--从电路出发的HDL代码设计 组合操作/Example 3.11 Relational Operators/Relational_Operators.bmp965KB2016-09-29 13:32:54
[源代码]Verilog传奇--从电路出发的HDL代码设计 组合操作/Example 3.11 Relational Operators/Relational_Operators.v1KB2016-09-29 13:32:54
[源代码]Verilog传奇--从电路出发的HDL代码设计 组合操作/Example 3.11 Relational Operators/Relational_Operators_test.v4KB2016-09-29 13:32:54
[源代码]Verilog传奇--从电路出发的HDL代码设计 组合操作/Example 3.17 Full Adder Concatenation/Full_Adder_Concatenation_test.v4KB2016-09-29 13:32:54
[源代码]Verilog传奇--从电路出发的HDL代码设计 组合操作/Example 3.17 Full Adder Concatenation/Full_Add_Concatenation.bmp947KB2016-09-29 13:32:54
[源代码]Verilog传奇--从电路出发的HDL代码设计 组合操作/Example 3.17 Full Adder Concatenation/Full_Add_Concatenation.v1KB2016-09-29 13:32:54
[源代码]Verilog传奇--从电路出发的HDL代码设计 组合操作/Example 3.19 Multiply_Constant_17_Concatenation/Multiply_Constant_17_Concatenation..bmp1700KB2016-09-29 13:33:58
[源代码]Verilog传奇--从电路出发的HDL代码设计 组合操作/Example 3.19 Multiply_Constant_17_Concatenation/Multiply_Constant_17_Concatenation.v1KB2016-09-29 13:32:54
...

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载