推荐星级：
- 1
- 2
- 3
- 4
- 5
基于等精度测量与spi传输协议的简易频率计
资料介绍
本设计利用FPGA进行测频计数，单片机实施控制实现频率计的设计过程该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点，等精度的测量方法不但具有较高的测量精度，而且在整个频率区域保持恒定的测试精度.
设计中用一块FPGA芯片（型号为Cyclone ll的EP2C5T144C8N）完成各种时序逻辑控制，计数功能，在QuartusI1平台上，用VHDL语言编程完成了FPGA的软件设计，编译，调试，下载，使用Modelsim软件对程序进行仿真与时序及信号的分析，用ATmega16单片机作为系统的主控部件，实现整个电路的测试信号接收，数据运算处理和显示输出，系统将单片机的控制灵活性及FPGA芯片的现场可编程性相结合，不但大大缩短了开发研制周期，而且使本系统具有结构紧凑，可靠性高，测频范围宽，精度高等优点.
关键字：FPGA，ATmega16，VHIDL，等精度测量，spi总线协议
如结构图所示，计数器A，计数器B分别用于记录待测信号fx与基准时钟信号clk的高低电平跳变次数，门限信号与待测信号 x通过D触发器分别通过计数器A，B，以达到ck与fx在相同时间开始计数的目的，门限信号可设定计数器的计数时间，为1s~105.当待测信号频率较低时，应适当地上调门限信号的持续时间，以增加仪的计数次数，提高精确度，当一次计数完毕后，依次将计数器A，B数据存入64位寄存器内，待传送至单片机进行数据处理.
假定计数器A在门限时间内计数为NA，计数器B技术为NB，已知基准时间信号的频率为fclk，则待测信号fx频率为fx=（NA/NB）*clk，由于NB十分大，因此误差很小，消除了直接测量法的士1误差问题
部分文件列表
| 文件名 | 大小 |
| 基于等精度测量与spi传输协议的简易频率计.pdf | 4M |
全部评论(0)