推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于可编程硬件的NFV数据包加速处理结构

更新时间:2019-12-24 05:46:11 大小:2M 上传用户:zhiyao6查看TA发布的资源 标签:可编程硬件nfv数据加速处理 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

针对网络功能虚拟化(Network Function Virtualization,NFV)在通用服务器中部署的处理性能受限问题,该文提出了一种基于硬件加速的虚拟网络功能(Virtual Network Function,VNF)处理结构:FARD(Function Adaptive and Resource Dividable hardware structure).通过可编程的包头解析器和动作处理器,FARD可实现任意L2/3/4层功能实例的硬件加速处理;通过动态可分割的匹配表结构,FARD支持不同功能实例间的资源动态分配和隔离.基于NetFPGA-10G的实验结果表明,对比基于纯软件实现的VNF,FARD加速结构提升了近60倍的包处理吞吐率.


部分文件列表

文件名 大小
基于可编程硬件的NFV数据包加速处理结构.pdf 2M

部分页面预览

(完整内容请下载后查看)
12  
Vol. 45 No. 12  
Dec. 2017  
2017  
12  
ACTA ELECTRONICA SINICA  
NFV  
基于的  
速处理  
, , ,  
兰天翼 兰巨段 通  
(
国家系统技术研究河南  
450002)  
:
( Network Function VirtualizationNFV)  
器中部的处理性问题  
针对网络虚拟化  
( Virtual Network FunctionVNF)  
: FARD( Function Adaptive and  
该文提出了基于速的虚拟网络能  
Resource Dividable hardware structure) .  
处理构  
FARD  
L2 /3 /4  
过可器和处理器  
实现任意  
基于  
VNFFARD 60  
例  
;
FARD  
NetFPGA-  
速处理 可分匹配表结构  
10G  
的实验结果表明 对比基于实现的  
处理吞吐率  
了近  
:
;
;
;
;
关键词  
中图分类号  
URL: http: / /www. ejournal. org. cn  
网络虚拟化 可分匹配优化  
TP393 0372-2112 ( 2017) 12-3076-05  
DOI: 10. 3969 /j. issn. 0372-2112. 2017. 12. 034  
:
:
A
:
文章编号  
文献标识码  
电子学报  
Enabling Fast Packet Processing for NFV via  
Programmable Hardware Acceleration  
LAN Tian-yiGUO Yun-feiLAN Ju-longDUAN Tong  
( National Digital Switching System Engineering & Technology Research CenterZhengzhouHenan 450002China)  
Abstract: To improve the forwarding performance of NFV ( Network Function Virtualization) in general serverthis  
paper comes up with a hardware based VNF ( Virtual Network Function) packet processing acceleration structure which is  
called FARD ( Function Adaptive and Resource Dividable hardware structure) . FARD can implement the hardware accelera-  
tion of any function instance on the L2 /3 /4 layer with programmable parser and action processor. And FARD also supports  
the dynamic resource allocation and function isolation between different instances with dynamic division on match table. The  
results based on the NetFPGA-10G platform show that the FARD acceleration structure increases by nearly 60 times in pack-  
ets processing throughput compared with VNF which is only implemented by software.  
Key words: network function virtualization; programmable hardware; common acceleration structure; dividable match  
table; resource division optimizing  
“ ” .  
进行了并提出了 统一化处理 的针对  
1
引言  
( Network-IntensiveNI)  
网络密集型  
和网络处理器  
( Compute-IntensiveCI)  
系  
( Network Function Virtualization,  
网络拟化  
( Network ProcessorNP)  
;
进行而  
1]  
NFV)  
技术 实现了网络专用应用  
. NFV x86  
器中部虚拟网络  
能 则通  
于计算密集型  
广阔  
用  
CPU  
GPU  
3]  
实现速处理 在  
用架的  
SDN + NFV  
( Virtual Network FunctionVNF) .  
然而 于基于  
能  
状态据平中进  
的虚拟机的处理性较差 满足以  
L2 /L3 /  
, ,  
处理 之间行流量 提高数处理  
L4  
处理对流处理速率要网络处  
4( Stateful Da-  
率 文提出了状态据平象  
2]  
VNF  
需求  
因此需要对  
处理进行速  
ta Plame AbstractionSDPA)  
该架新设了数  
目前 主要的  
NFV  
包括专用和  
据平据平上提状态信息理  
2NFV  
如 文对  
速  
, ,  
状态地转移到了数据平中 提高  
: 2016-09-12;  
: 2017-02-06;  
:
责任编辑 覃怀银  
收稿日期  
修回日期  
: 973”  
国家 计目  
( No. 2012CB315901No. 2013CB329104) ;  
( No. 6130901961372121) ;  
863”  
国家  
国家自科学基目  
( No. 2015AA016102)  
目  
3077  
12  
: NFV  
基于速处理构  
5,  
状态的处理效率 文技术 通  
FARD  
必须  
并行运行 能方不影此  
VNF  
使用系统的  
将状态信息包分专用  
RAMCloud  
机制来每个  
, ,  
实现据平处理状态从而得较高  
源  
2. 2  
,  
处理性然而 使用专用虽然能够效提  
作处理器  
VNF  
处理性但也网络中件  
.  
据平面需要对进行解  
之间度 这与  
NFV  
驰  
之前出包然而  
了提升  
NFV  
处理速率并保证网络灵  
,  
同类网络 数之间 度和式存在  
该文提出了  
FARD  
速处理基于通  
差异 为题  
FARD  
了可器  
78]  
将  
VNF  
状态处理移  
构  
, ,  
中 并保证之间实现对  
NFV  
TCAM  
由  
型  
RAM  
由  
( off-  
匹配量和信息  
处理的速  
6]  
FARD  
许  
VNF  
setlength) .  
在解过程中 首先解根据信息  
面  
, ,  
处理从而能 并低  
在  
TCAM  
中进行匹配 然后根  
/ ,  
行流量 提高用率 因此 与  
RAM  
offsetlength〉  
的  
值从中提匹配  
VNF FARD  
, ,  
过程中 该操作会最  
件  
处理速专用比更具  
NFV  
处理比  
的  
,  
匹配结果过程中提取  
能够为  
的  
匹配匹配重  
TCAM RAM VNF ,  
进行因  
台  
的  
能够过  
能够提所需匹配新  
2
FARD  
体架绍  
78]  
从而实现据平处理的适应性  
2. 1  
体架构  
FARD  
FARD  
据平实现处理  
9]  
具有快速处理通  
用了具有性的处理器  
, ,  
保证灵活可  
处理网络能够根据需求对  
89]  
( Field Programmable Gate Array,  
列  
FPGA) ( Network ProcessorNP)  
网络进行处理  
处理器能  
和网络处理器  
上  
主要析  
( Dividable Match TableDMT)  
VNF  
策略加  
根据  
1
FARD  
进行实现 示  
, ,  
操作 了对数操作 需  
器 可分匹配表  
个  
,  
应包因此 利  
灵活的动处理首先器对数协  
TCAM RAM  
置信息  
的  
进行匹配然后在匹配表  
匹配域进行快速然后  
, ,  
中进行匹配得到匹配结果处理器对数  
处理器对操作  
2. 3  
匹配表结构  
,  
操作 同时 在  
FARD  
每个虚拟据  
TCAM  
DMA RX/TX  
对  
于  
器提匹配据平匹  
这使该结的  
I/O  
能和度  
, ,  
经过匹配处理器并相  
得到有提高  
,  
操作 情况匹配和数  
量上在差异 但同类  
VNF,  
匹配域和行  
的动因此  
FARD  
VNF  
能够每个  
DMT  
地  
配匹配表 本文提出的  
DMT  
2
VID  
示  
器和匹配成  
FARD  
VNF  
各  
ID( Virtual  
的虚拟  
IDVID)  
VID  
记  
包进行分类 并能得到表  
DMT  
根据解出结果对  
ID( Table IDTID)  
匹配  
TCAM  
存  
型 在  
域  
VNF  
的  
所需匹配度和因此  
同  
保证据平灵活性  
FARD  
需  
FARD  
,  
引入匹配首先 各  
使同  
VNF  
辑实中  
m bit  
匹配表对应域中为  
字  

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载