推荐星级：
- 1
- 2
- 3
- 4
- 5
一种高速LVDS接收电路的设计
资料介绍
提出了一种内置失效保护功能的高速低压差分信号（Low Voltage Differential Signaling,LVDS）接收电路。该电路不仅解决了传统电路结构在电源电压3 V或更低时不能满足LVDS标准规定的输入共模电压范围内（0.05~2.35 V）稳定工作的问题,而且还可以直接作为LVDS接口电路的输入级使用,节省了外接保护电路。基于SMIC 0.18μm CMOS工艺模型库,用spectre进行仿真,在输入共模电压范围内工作稳定,传输速率达到1 Gbps。
The paper proposes a high-speed LVDS receiverembedded with failure-safe function, which ensures stable operation at 3 V or lower power supply when input common-mode voltage requirement （0.05 V to 2.35 V） may not be met and eliminates the protective circuit. During the Spectre simulation based on the model library of SMIC 0.18 μm CMOS technology, the circuit works stably in input common-mode voltage range and achieves a transmission rate up to 1 Gbps.
部分文件列表
| 文件名 | 大小 |
| 一种高速LVDS接收电路的设计.pdf | 177K |
全部评论(0)