积分商城

最新搜索： stm32f7 固件库 HFBR-0310Z光纤发射和接收电路 频率计 高频开关变换器的数字控制 multisim运放 PCIe
您现在的位置是：首页 > 技术资料 > 数字电路并行全入度拓扑排序优化算法
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

数字电路并行全入度拓扑排序优化算法

更新时间：2020-09-18 05:27:47 大小：489K 上传用户：守着阳光1985查看TA发布的资源 标签：数字电路 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

针对当数字电路的时序难以满足优化目标时要进行设计迭代的问题, 通过改进产生线性序列的拓扑排序算法, 提出了并行全入度拓扑排序和数字电路并行全入度拓扑排序优化算法. 该算法通过对电路的有向图并行全入度拓扑排序, 得到电路中插入寄存器可选位置的详细信息; 然后结合得到的信息和优化目标, 直接选择流水线插入位置优化电路, 无需设计迭代. 实验结果表明, 插入同样级数流水线时, 使用文中算法优化的电路面积比重定时优化的减少20%-40%; 与经典有效重定时判定算法FEAS 相比, 该算法拥有更低的时间复杂度.

The design iteration is necessary, when a design can’t reach the optimization target after retiming. To cope with this problem, PAITS (parallel all-indegree topological-sort) and digital circuit PAITS optimi-zation algorithm are proposed, which based on the principle of topological-sort and the circuit parallel char-acteristic. The possible position in which the pipeline in the circuit is inserted and the corresponding infor-mation can be obtained after the circuit is sorted by PAITS. Finally the circuit can be optimized without its RTL code being rewritten. The experimental results also demonstrated significant improvement over retim-ing algorithms in area by reduction of 20%~40% with t...

部分文件列表

文件名 大小
数字电路并行全入度拓扑排序优化算法.pdf 489K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号