推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

用于频率综合的电荷泵锁相环电路设计

更新时间:2020-09-11 04:38:06 大小:757K 上传用户:六3无线电查看TA发布的资源 标签:电荷泵锁相环 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

在阐述了锁相环频率综合的工作原理、分析和设计方法的基础上,结合环路稳定性和相位噪声两方面因素对锁相环电路进行了建模及分析。采用安捷伦公司的ADS软件对锁相环进行了系统设计及仿真,并采用Cadence公司的Spectre-RF系列软件进行了锁相环具体电路设计和仿真。采用该方案设计的锁相环输出频率范围18.15 23 GHz,相位噪声-90 dBc/Hz,锁定时间小于5μs。

Basic concepts and fundamentals of PLL frequency synthesizer are proposed. This paper also shows the system design and analysis of PLL based on loop stability and phase noise optimal. ADS and Cadence Spectre-RF software was used to simulate and optimize the designed circuit. The output frequency of such kind of PLL is from 18.15 GHz to 23 GHz, phase noise is -90 dBe/Hz and locking time is less than 5μs.

部分文件列表

文件名 大小
用于频率综合的电荷泵锁相环电路设计.pdf 757K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载