推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的IRIG_B码解码器设计

更新时间:2022-06-01 10:04:28 大小:256K 上传用户:tommychen1014查看TA发布的资源 标签:fpga解码 下载积分:2分 评价赚积分 (如何评价?) 收藏 评论(0) 举报

资料介绍

针对 FPGA 的结构与性能特点 ,深入分析了以往使用单片机或复 杂的可编程逻辑器件 (complicated programmable logic device , CPLD) 实现 IRIG2B 码(DC 码) 解码的优缺点 ;提出了一种基于现场可编程门阵列 (field p rogrammable gate array , FPGA) 来实现对 B 码(DC 码) 的解码及周期信号输出的新方法 ;该方法 基于一片 FPGA 芯片 ,与以往的各种方法相比 ,具有灵活性、开放性、简单实用、体积 小、功耗低的优点 ,同时提高了同步精度 ,具有较强的抗干扰性

部分文件列表

文件名 大小
基于FPGA的IRIG_B码解码器设计.pdf 256K

全部评论(0)

暂无评论