积分商城

最新搜索： tb67s128 零死角玩转STM32 HAL库 mpc5604c canopen EP3C16Q240 esp32
您现在的位置是：首页 > 技术资料 > 集成电路并行测试仪控制系统设计及其FPGA实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

集成电路并行测试仪控制系统设计及其FPGA实现

更新时间：2020-08-12 04:50:28 大小：1M 上传用户：六3无线电查看TA发布的资源 标签：FPGA 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

以FPGA为硬件平台，利用VerilogHDL语言对并行测试设备的控制系统进行RTL建模设计，在VCS平台下搭建测试平台对系统进行功能性仿真验证。利用OuartusII对项目进行编译、综合、时序分析和调试，生成RTL电路图，并下载到FPGA中进行硬件实现。实验结果表明，该设计成功实现了RFID晶圆并行测试仪的控制系统功能，这对于芯片生产商和测试厂商都具有重要的意义。

Using FPGA as the hardware platform, Verilog HDL is used to create RTL models for the control system of parallel test instrument. The test platform on VCS carries out functional simulation and verification. After compilation, synthesizing, analyzing and debugging the project by Quartus II, RTL circuit diagram is generated and downloaded to FPGA. The experimental results show that the design achieves the control system function of parallel test instrument for RFID wafer, which has important significance for chip manufactures and test vendor.

部分文件列表

文件名 大小
集成电路并行测试仪控制系统设计及其FPGA实现.pdf 1M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号