推荐星级：

电路设计EMC信号完整性设计教程

更新时间：2020-06-30 11:59:35 大小：18M 上传用户：xzxbybd 查看TA发布的资源 标签：电路设计 emc 信号完整性 下载积分：5分评价赚积分（如何评价?）打赏收藏评论(1) 举报

资料介绍

电路设计EMC信号完整性设计教程

第1章概述

1、什么是信号完整性

在数字电路出现之前，使用电阻、电容、电感、晶体管等模拟元器件搭建电路，那时的电路非常容易受干扰，电路设计难度也很大。随着数字信号处理理论的发展和数字电路的出现，广泛使用数字电路来实现各种功能，设计出的产品不再像模拟产品那样易受干扰，电路的设计难度也大大下降。数字化产品中，使用“0”“1”构成的二进制码流来传递信息，二进制代码“0”和“1”通过高低电平来表示，这种方式极大的提高了产品的抗噪声性能。在时钟频率为或仅有几十的低速时代，工程师的主要精力集中在电路功能和逻辑的设计上，不再考虑噪声的影响，认为“0”“1”码流能准确无误的传输到接收端，并被接收端准确无误的判断出来。相当长的一段时期内，电路设计工程师在这种“假设前提”下都能很好的完成设计工作。

随着电路工作频率不断提高，使用同样的设计方法设计出的产品却出现很多问题。电路设计工程师不得不去考虑“0”“1”码流是否被准确无误的传输到接收端，接收端是否能准确无误的判断出来。当电路工作频率很高[11] 时，“假设前提”崩溃了。“0”“1”码是通过电压或电流波形传递的，尽管信息是数字的，但是承载这些信息的电压电流波形却是模拟的，噪声、损耗、供电的不稳定等多种因素都会使电压电流波形发生畸变，如果畸变严重到一定程度，接收器就可能错误判断发送器输出的“0”“1”码[12] ，这就是信号完整性问题。

信号完整性（Signal Integrity，简称SI），广义上讲，包括由于互连、电源、器件等引起的所有信号质量及延时等问题。图1.1是一个一发多收互连结构中一个接收器接收到的信号波形，尽管还能大致看出那个[13] 是“0”，那个[14] 是“1”，但是信号波形有很严重的畸变，信号边沿不单调使信号超过高电平门限的时间窗口减小，在信号速率很高时可能产生时序问题。图1.2是一个点对点时钟信号经过5英寸长互连线后，接收芯片接收到的时钟波形，上升边沿不单调，对于上升沿触发采样的电路来说，这个时钟信号波形有可能导致对同一个数据的二次采样，最终可能造成电路逻辑功能的混乱。图1.3是一个差分信号由于电源不稳定而引起的接收端眼图模糊，这会造成信号传输的误码率大大增加。这些例子都是信号完整性问题，实际的电路设计中，类似这些现象随处可见，如果不采取适当的改进措施，可能[15] 电路无法正常工作。高速电路中，低速时代的“假设前提”不再适用，信号完整性问题必须认

部分文件列表

文件名	大小
0 前言 review by hh.docx
1 概述 review by hh.docx
10 均衡review by hh.docx	1301KB
11 电源完整性review by hh.docx	2474KB
2 数字信号的频谱与带宽 review by hh.docx
3 传输线 review by hh.docx	2103KB
4 反射 review by hh.docx	2698KB
5 串扰 review by hh.docx	1650KB
6 S参数 review by hh.docx	1365KB
7 互连线中的阻抗不连续 review by hh.docx
8 差分传输 review by hh.docx	1295KB
...