积分商城

最新搜索： KEAZ KF32A158 X电容和放电电阻计算以及Y电容漏电流计算 AD20破解文件 从单片机基础到程序框架 vs code
您现在的位置是：首页 > 经验 > DDR3硬件设计和Layout设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

DDR3硬件设计和Layout设计

更新时间：2015-03-29 17:36:10 大小：985K 上传用户：ecoren查看TA发布的资源 标签：DDR3Layout信号完整性 下载积分：0分 评价赚积分 （如何评价?） 打赏 收藏 评论(4) 举报

资料介绍

这是一篇关于 DDR3 SDRAM IP core 的设计向导，出自飞思卡尔，为了实现 PCB 的灵活设计，我们可以采用合适的拓扑结构简化设计时的板级关联性。

部分文件列表

文件名 大小
DDR3硬件设计和Layout设计.pdf 985K

【关注B站账户领20积分】

相关下载

全部评论(4)

  • 2020-05-15 13:24:35yu_xin

    有点实用

  • 2020-04-16 14:14:28dengcadence

    学习学习，正要啊

  • 2020-02-03 21:25:13zhl_9

    非常好，正好需要

  • 2017-10-13 16:22:21FashionEngineer

    好好好

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号