积分商城

最新搜索： SI4732 通信导航 渐明渐暗 烟雾传感器 usbee fanuc ladder pmc
您现在的位置是：首页 > 技术资料 > 基于标准CMOS工艺的抗辐射带隙基准电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于标准CMOS工艺的抗辐射带隙基准电路设计

更新时间：2020-09-16 09:46:27 大小：994K 上传用户：六3无线电查看TA发布的资源 标签：cmos 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

针对标准纳米CMOS工艺下实现的带隙基准电路抗辐射加固性能不高的问题,分析了带隙基准电路中采用的纵向衬底PNP三极管器件由于总剂量辐射效应引起基极漏电流增加、输出电压漂移的原因,探讨了采用栅氧化层隔离发射极的版图优化技术及动态基极漏电流补偿电路设计技术等提高标准CMOS工艺下低压带隙基准电路抗电离总剂量辐射能力的方法。

In the standard nanometer CMOS technology,the base leakage current of vertical substrate PNP transistor will increase in bandgap reference circuit after TID irradiation. This will lead to the change of the bandgap reference output voltage. With the design techniques such as gate oxide isolate PNP ＇s emitter and dynamic base leakage current compensation,the radiation harden capability of bandgap reference circuit will further improve.

部分文件列表

文件名 大小
基于标准CMOS工艺的抗辐射带隙基准电路设计.pdf 994K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号