推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

Cadence 17.4工程示例 20 差分对

更新时间:2022-12-04 17:09:18 大小:11M 上传用户:Laspide查看TA发布的资源 标签:cadence 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

以Cadence SPB 17.4 PCB开发软件为平台,以具体电路为范例,详尽讲解基于Concept-HDL到Allegro电路板设计的全过程,包括项目管理、元器件原理图符号及元器件封装创建、原理图设计(Concept-HDL)、设计约束、PCB布局与布线的规则、CAM文件输出等电路板设计的全过程,对PCB板级设计有全面的参考和学习价值。 这是差分对的示例。

部分文件列表

文件名文件大小修改时间
Cadence 17.4工程示例 20 差分对/DiffPairs/allegro.jrl2KB2020-06-17 19:38:28
Cadence 17.4工程示例 20 差分对/DiffPairs/CMdiffpair.brd14009KB2008-10-14 13:07:04
Cadence 17.4工程示例 20 差分对/DiffPairs/DiffPairStart.brd680KB2008-10-14 13:07:04
Cadence 17.4工程示例 20 差分对/DiffPairs/solutions/allegro.jrl4KB2020-06-17 19:40:16
Cadence 17.4工程示例 20 差分对/DiffPairs/solutions/batch_drc.log1KB2020-06-17 19:39:24
Cadence 17.4工程示例 20 差分对/DiffPairs/solutions/CMdiffpair.brd14009KB2008-10-14 13:07:08
Cadence 17.4工程示例 20 差分对/DiffPairs/solutions/CMdiffpairroute.brd14071KB2008-10-14 13:07:12
Cadence 17.4工程示例 20 差分对/DiffPairs/solutions/DiffPairRtAllegro.brd695KB2008-10-14 13:07:12
Cadence 17.4工程示例 20 差分对/DiffPairs/solutions/DiffPairStart.brd680KB2008-10-14 13:07:14
Cadence 17.4工程示例 20 差分对/DiffPairs/solutions/signoise.run/cases.cfg1KB2020-06-17 19:40:04
Cadence 17.4工程示例 20 差分对/DiffPairs/solutions/signoise.run/cases.cfg,11KB2020-06-17 19:40:04
...

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载