推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

Cadence 17.4工程示例 13 设定设计约束

更新时间:2022-12-04 17:06:43 大小:11M 上传用户:Laspide查看TA发布的资源 标签:cadence 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

以Cadence SPB 17.4 PCB开发软件为平台,以具体电路为范例,详尽讲解基于Concept-HDL到Allegro电路板设计的全过程,包括项目管理、元器件原理图符号及元器件封装创建、原理图设计(Concept-HDL)、设计约束、PCB布局与布线的规则、CAM文件输出等电路板设计的全过程,对PCB板级设计有全面的参考和学习价值。 这是设定设计约束的示例。

部分文件列表

文件名文件大小修改时间
Cadence 17.4工程示例 13 设定设计约束/Constmanager/allegro.jrl1KB2020-03-29 18:41:32
Cadence 17.4工程示例 13 设定设计约束/Constmanager/allegro.jrl,11KB2020-03-04 18:14:16
Cadence 17.4工程示例 13 设定设计约束/Constmanager/cm_placed.brd14229KB2008-10-14 13:06:44
Cadence 17.4工程示例 13 设定设计约束/Constmanager/ECSet.brd16208KB2020-02-14 17:56:54
Cadence 17.4工程示例 13 设定设计约束/Constmanager/ECSet_autoroute.brd16225KB2020-02-14 18:01:42
Cadence 17.4工程示例 13 设定设计约束/Constmanager/master.tag1KB2020-02-14 18:01:42
Cadence 17.4工程示例 13 设定设计约束/Constmanager/monitor.sts1KB2020-02-14 18:00:36
Cadence 17.4工程示例 13 设定设计约束/Constmanager/signoise.log1KB2020-02-14 18:01:52
Cadence 17.4工程示例 13 设定设计约束/Constmanager/signoise.run/case1/sigsimcntl.dat1KB2020-02-14 18:02:00
Cadence 17.4工程示例 13 设定设计约束/Constmanager/signoise.run/case1/sigsimres.dat1KB2020-02-14 18:02:00
Cadence 17.4工程示例 13 设定设计约束/Constmanager/signoise.run/cases.cfg1KB2020-02-14 12:11:06
...

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载