积分商城

最新搜索： PACH QT max31865 PCIE PCB ucosii2.86 hc-ide
您现在的位置是：首页 > 技术资料 > Cadence 17.4工程示例 7 工程变更
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

Cadence 17.4工程示例 7 工程变更

更新时间：2022-12-04 17:03:39 大小：3M 上传用户：Laspide查看TA发布的资源 标签：cadence 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

以Cadence SPB 17.4 PCB开发软件为平台，以具体电路为范例，详尽讲解基于Concept-HDL到Allegro电路板设计的全过程，包括项目管理、元器件原理图符号及元器件封装创建、原理图设计（Concept-HDL）、设计约束、PCB布局与布线的规则、CAM文件输出等电路板设计的全过程，对PCB板级设计有全面的参考和学习价值。 这是工程变更的示例。

部分文件列表

文件名文件大小修改时间
Cadence 17.4工程示例 7 工程变更/classlib/20l10/chips/chips.prt3KB2008-11-14 08:28:04
Cadence 17.4工程示例 7 工程变更/classlib/20l10/chips/Copy of chips.prt4KB2008-11-14 08:12:26
Cadence 17.4工程示例 7 工程变更/classlib/20l10/chips/master.tag1KB2001-03-19 10:46:48
Cadence 17.4工程示例 7 工程变更/classlib/20l10/entity/master.tag1KB2007-07-25 07:28:52
Cadence 17.4工程示例 7 工程变更/classlib/20l10/entity/pc.db1KB2007-07-25 07:28:52
Cadence 17.4工程示例 7 工程变更/classlib/20l10/entity/verilog.v1KB2007-07-25 07:28:52
Cadence 17.4工程示例 7 工程变更/classlib/20l10/entity/vhdl.vhd1KB2007-07-25 07:28:52
Cadence 17.4工程示例 7 工程变更/classlib/20l10/entity/vlog004u.sir1KB2007-07-25 07:28:52
Cadence 17.4工程示例 7 工程变更/classlib/20l10/metadata/master.tag1KB2007-07-25 07:28:52
Cadence 17.4工程示例 7 工程变更/classlib/20l10/metadata/pdv_validation.txt1KB2007-07-25 07:28:52
Cadence 17.4工程示例 7 工程变更/classlib/20l10/metadata/pinlist.txt7KB2007-07-25 07:28:52
...

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号