积分商城

最新搜索： ispLEVER ESAM sonar STM8S003 BRIGHTEK 电解电容封装库
您现在的位置是：首页 > 应用设计 > 抗电磁侧信道攻击的AESS盒设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

抗电磁侧信道攻击的AESS盒设计

更新时间：2019-12-23 22:36:54 大小：415K 上传用户：xuzhen1查看TA发布的资源 标签：AESS 下载积分：0分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

1概述

高级加密标准（Advanced Encryption Standard，AES）于2001年被美国国家标准与技术研究所确定为新一代数据加密标准。它广泛应用于智能卡、电子商务、网上银行等领域，为数据安全提供保证。侧信道攻击尤其是利用功耗、电磁等能量的侧信道攻击，给密码芯片的安全性带来了很大的挑战（u2]。

S盒是AES算法中唯一非线性部件，在AES算法中利用率高，直接决定了使用AES算法密码芯片的功能、性能和抗侧信道攻击能力。抵抗侧信道攻击的关键是消除数据和侧信道信息的相关性。科研人员相继提出一些能够降低数据相关性的逻辑电路。典型的有：动态差分串联电压开关逻辑

（DDCVSLy1，DRSL（Dual-rail Random Switching Logic）掩码等防护逻辑。

本文介绍一种改进的抗电磁侧信道攻击逻辑——动态差

分掩码逻辑（Masked Dynamic Differential Logic，MDDL）单元，修改了集成电路的半定制设计流程，分析了抗电磁侧信道攻击S盒是如何引入预充信号和掩码的。基于3种不同的单元（普通逻辑、DDCVSL和MDDL）实现S盒，并对它们的抗电磁侧信道攻击性能进行评估。

2动态差分掩码逻辑

DDCVSL是一种功耗恒定逻辑，这种逻辑电路工作时消耗的功耗与电路的输入输出无关。DDCVSL电路所有的信号均由2条导线表示，每次状态的变化都会有一条信号线发生翻转，这种对称的变化使它具有一定的电磁恒定特性。然面，

文献[]指出DDCVSL等逻辑的恒定特性前提是互补信号线有对称的负载电容，这点在实际电路中几乎不能满足。目前，解决这一问题的主要措施是在电路中引入掩码机制。

掩码的基本思想是，随机化每个算法或电路的中间变量。通过把每一个数据d表示成2值d和m，即d=dem，其中，m是随机生成的一个掩码。本文在DDCVSL基础上引入掩码机制得到MDDL。


部分文件列表

文件名 大小
抗电磁侧信道攻击的AESS盒设计.pdf 415K

【关注视频号领20积分】   【关注公众号立即送20积分】

部分页面预览

（完整内容请下载后查看）

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号