积分商城

最新搜索： TI大学计划 电机噪声 AI AD16仿真 逆变器资料 devioctl.h
您现在的位置是：首页 > 教程 > 新手必看的70条高频PCB电路设计问题
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

新手必看的70条高频PCB电路设计问题

更新时间：2021-06-30 08:30:21 大小：213K 上传用户：14101603查看TA发布的资源 标签：高频pcb电路设计 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(1) 举报

资料介绍

[摘要]

1、如何选择PCB板材？

 

选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。

 

例如，现在常用的FR-4材质，在几个GHz的频率时的介质损耗(dielectricloss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectricconstant)和介质损在所设计的频率是否合用。

 

2、如何避免高频干扰？

 

避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加groundguard/shunttraces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。

 

3、在高速设计中，如何解决信号的完整性问题？

 

信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(outpuTImpedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(terminaTIon)与调整走线的拓朴。

 

4、差分布线方式是如何实现的？

 

差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side(并排,并肩)实现的方式较多。

 

5、对于只有一个输出端的时钟信号线，如何实现差分布线？

 

要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。

 

6、接收端差分线对之间可否加一匹配电阻？

 

接收端差分线对间的匹配电阻通常会加,其值应等于差分阻抗的值。这样信号质量会好些。

 

7、为何差分对的布线要靠近且平行？

 

对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differenTIalimpedance)的值,此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近,差分阻抗就会不一致,就会影响信号完整性(signalintegrity)及时间延迟(TImingdelay)。

 



部分文件列表

文件名 大小
3a9c07db641055a540ee2e6803f51dfe_(1).pdf 213K

【关注公众号立即送20积分】

相关下载

全部评论(1)

  • 2023-02-10 00:43:45forxzy

    链接无效

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号