推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

32位mips微处理器内存管理单元的设计

更新时间:2019-05-09 22:52:49 大小:7M 上传用户:sun2152查看TA发布的资源 标签:mips微处理器内存管理单元 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

本文深入研究虚拟存储系统和内存管理单元的功能特性,进行了需求分析,提出了32位MIPS微处理器内存管理单元(MMU)的设计目标,并完成了MMU的微体系结构设计,划分了功能模块。使用Verilog语言对MMU寄存器组,指令旁路地址转译后备缓冲器(TTLB)模块,数据旁路地址转译后备缓冲器(DTLB)模块,MMU控制模块等进行了详细设计,设计的MMU可将处理器发出的虚拟地址转换成内存的物理地址,并提供存储权限的保护,且支持两种模式:用户模式和管理模式。其中,ITLB,DTLB模块均采用直接映射结构,拥有64个表项的容量,并分别用作指令地址和数据地址的转换。为了节省内存空间,采用层次型的页表结构,并在设计页表项时,为每个页表项设置相应工作模式读、写或执行状态位,并设置进程号,以达到对内存空间的保护作用。搭建了功能仿真的验证平台,验证平台分为三部分,分别为用来产生虚拟地址、读写寄存器、初始化系统等操作的系统任务,被验证的MMURTL模型以及激励响应,依据测试方案,开发测试用例,在验证平台中施加激励,获取响应,确认响应是否满足预期的功能目标,直到MMU的所有功能均能正确实现。采用基于FPGA的硬件仿真,得出MMU在实际应用环境中的资源消耗报告、时序报告和功耗报告,验证了MMU的性能、资源成本、功耗等方面的可行性和正确性。

验证平台的功能仿真结果表明,所设计的MMU能够很好地完成虚拟地址到物理地址的转换,并提供存储保护的功能;FPGA的仿真结果表明所设计的MMU最高工作频率达到了165MHz,LUT资源占用率小于13%。设计的MMU整体性能良好,满足设计要求。


部分文件列表

文件名 大小
32位mips微处理器内存管理单元的设计.pdf 7M

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载