积分商城

最新搜索： KEAZ X电容和放电电阻计算以及Y电容漏电流计算 hc32f460_ddl_Rev2.2.0 HDMI 1.4 dtmf EDA_BOMHelper
您现在的位置是：首页 > 技术资料 > 3.125Gb／s基于PS／PI型的时钟与数据恢复电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

3.125Gb／s基于PS／PI型的时钟与数据恢复电路设计

更新时间：2020-08-06 19:45:05 大小：618K 上传用户：六3无线电查看TA发布的资源 标签：数据恢复 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

基于标准0．18μmCMOS工艺，设计了一种全速率PS／PI型时钟与数据恢复（CDR）电路。该电路主要由bang—bang型鉴相器、数字控制模块、分接器、相位选择器以及相位插值器等模块构成。根据本CDR的特点，提出了一种在分接器后对超前、滞后信息进行统计比较得到一组低速信号来解决高速模拟电路和低速数字电路之间的接口问题。

Based on 0.18umCMOS process, a full rate of PS/PI clock and data recovery （ CDR ） circuit was designed. The circuit mainly consists of a bang-bang phase detector, digital controller, de-multiplexer, phase selector, and phase interpolator. According to the characterist-ics of the CDR, there is proposed a method of comparing the UP and DN information after demultiplexer ,in order to get a batch of speed analog circuit and low speed digital circuit. signals to solve the problem of interface between h-igh

部分文件列表

文件名 大小
3.125Gb／s基于PS／PI型的时钟与数据恢复电路设计.pdf 618K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号