基于65nm工艺的10位，100MHz的电流舵DAC设计

更新时间：2019-10-05 13:05:55 大小：12M 上传用户：sun2152 查看TA发布的资源 标签：电流 dac 下载积分：1分评价赚积分（如何评价?）收藏评论(0) 举报

资料介绍

在查阅大量Current Steering DAC相关资料，系统了解 Current Steering DAC工作原理、误差来源以及当前DAC发展状况的基础上，基于中芯国际65nm低漏电、1P9M工艺线和设计Spec，本文设计了一个10位、工作频率100MHz的CMOS Current Steering DAC。在该DAC设计中，采用了5+5的分段式结构，低5位使用二进制位权方案，高5位使用温度计解码方案，结合了二进制位权方案结构简单和温度计解码方案精度高的特点。

在电路设计中，数字部分使用1.2V电源，模拟部分使用2.5V电源，降低了数字部分的噪声，减小了这些噪声对模拟部分的影响；温度计解码采用了行列解码的方式来简化解码器；偏置单元中，Bandgap采用了低压Bandgap结构，使得偏置单元具有更大的电压裕度；电流源单元采用共源共栅结构，增加了电流源的输出阻抗，提高了电流源的精度，加入了Dummy管来抑制时钟馈通效应和电荷注入效应；精心设计了缓冲buffer，使得不同数据通路的延迟近似相等。

在后端版图设计中，使用了4层金属布局布线，分离数字电源和模拟电源、数字地和模拟地，在数字电源和数字地、模拟电源和模拟地之间加入了耦合电容，减小了数字部分噪声对模拟部分的影响；详细研究了版图中的匹配性问题，将工艺的偏差所带来的影响降到最低；使用了层次对称布局来抑制温度引起的对称性误差和互连线压降引起的梯度误差。Tapeout后测试，双电源供电，数字电源1.2V，模拟电源2.5V，工作频率100MHz，DNL误差0.3LSB，INL误差1.4LSB。输出最大电流34.197mA，芯片面积395×314um。