积分商城

最新搜索： 收音机 矿机 风扇 verilog pdf 阅读器 altium 18.1.
您现在的位置是：首页 > 应用设计 > 14bit+80MHz流水线ADC中采样保持电路（S%2fH）研究与设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

14bit+80MHz流水线ADC中采样保持电路（S%2fH）研究与设计

更新时间：2019-10-06 15:18:03 大小：15M 上传用户：sun2152查看TA发布的资源 标签：流水线ADC 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

随着通讯新技术的发展，对信号链路前端的数据转换器的速度和精度也提出了更高的要求。采样保持（S/H）电路单元作为高速高分辨率流水线型模数转换器中的重要单元一直是研究者十分关注的内容。采样保持电路用于流水线型模数转换器的最前端，其信号的建立精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率，同时也是采样保持电路性能评估的主要因素。这里采用基于CHRT CMOS0.35um2P4M混合信号工艺，3.3V电源电压，研究和设计一个适用于差分输入信号范围为2V，分辨率为14bit，转换速率为80MHz流水线型模数转换器中的采样保持电路。

在输入满幅度，38.94MHz正弦波，时钟采样率为80MHz的条件下，为了使ADC得到13bit有效精度，要求采样保持电路的SNR不小于78dB，SFDR不小于90dB。

论文介绍了采样保持电路在流水线型模数转换器中的功能和作用，概述了近20年的ADC发展研究的现状，分析了采样保持电路的基本理论并对常见的采样保持电路进行了比较和介绍。通过建立基于Matlab Simulink的流水线模数转换器模型，分析了占空比失配对ADC性能的影响。采用了一种基于连续时间积分器的新型高精度占空比调整电路。经过仿真在输入时钟频率10MHz-100MHz范围内，在小于50个时钟周期，失调30%-70%的占空比可以调整到50%±0.1%。同时根据理论分析和系统要求设计采样保持电路，确定了翻转式采样保持电路的结构，并由量化噪声的要求确定了电路中采样电容的大小。根据采样、保持相的数学建立模型确定了运算放大器的各项指标，并进行了电路实现，同时提出了一种改进的共模反馈电路和Bootstrap采样开关。电路设计完成后，进行了采样保持电路的版图设计。

用Hspice对采样保持电路进行静态仿真，当建立精度小于0.01%时，建立时间为3.34ms。输入满幅度，频率为38.9453MHz的正弦信号输入信号，在采样频率为80MHz下仿真的结果：SNR为77.7261dB，SFDR为85.7dB，结果显示设计的采样保持电路完全满足ADC的系统要求。


部分文件列表

文件名 大小
14bit+80MHz流水线ADC中采样保持电路（S%2fH）研究与设计.pdf 15M

【关注视频号领20积分】   【关注公众号立即送20积分】

部分页面预览

（完整内容请下载后查看）

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号