积分商城 注册

最新搜索： Altium Designer AT24C64 DSP汇编 半桥 do-160 stc8a8kd4
您现在的位置是：首页 > 应用设计 > viterbi译码器和rake接收机的设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

viterbi译码器和rake接收机的设计

更新时间：2020-11-29 11:42:50 大小：7M 上传用户：xuzhen1查看TA发布的资源 标签：viterbi译码器rake接收机 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

卷积码是一种纠错编码，它可以对连续的数据流进行处理；Ⅴ iterbi译码算法是一种对无记忆信道卷积码进行译码的最大似然译码算法，使用Viterbi译码算法的卷积码己成为现代通信系统不可缺少的信道編码方案。
RAKE接收是CDMA系统抗多径衰落的一种十分有效的方法，它是分别对每一路所接收的信号进行解调，然后叠加输出达到增强接收效果的目的
该课题所设计 Viterbi译码是针对（3，1，9）卷积码的硬判决译码，数据速率为96kbps:RAKE接收机所接收的数据是扩频因子为127、加入导频且经QPSK调制的扩频信号，使用ver硬件描述语言在Xix公司的SE环境下在用现场可编程门阵列（佧FPGA）来实现 Viterbi 1译码器和RAKE接收机的功能
本文简要介绍了卷积码、Viterbi译码和RAKE接收机的原理，详细描述了在FPGA中实现 Viterbi译码和RAKE接收机的方法，对于 Viterbi译码器，描述了适用于小约束度、结构简单、资源耗费较大的全并行 Viterbi译码器和使用于大约束度、结构复杂、资源耗费较小的优化 Viterbi译码器，其中，优化 Viterbi译码器采用 Viterbi译码优化算法和数字电路设计的优化算法，基本已涵盖了当前 Viterbi译码器的设计思路.对于RAKE按收机描述了一种延迟和信道估计系数均不固定的接收方式，集倍道估计、扩频捕获、解扩功能于一身，具有实时性强、捕获速度快、易于实现的特点。本文所设计的 Viterbi译码器和RAKE接收机均通过功能仿真和时序仿真文中详细介绍了所设计的 Viterbi译码器和RAKE接收机的设计方法，包括各个功能模块的实现，具有一定的理论和实际意义关键词 Viterbi译码；RAKE接收；FPGA；Verilog HDL

部分文件列表

文件名 大小
viterbi译码器和rake接收机的设计.pdf 7M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

X  

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000-2025 版权所有

京ICP备11013301号

京公网安备 11010802024343号