推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

用VHDL语言设计七段显示译码器用VHDL语言设计七段显示译码器实验

更新时间:2020-05-27 21:17:20 大小:1K 上传用户:年轻的国王查看TA发布的资源 标签:VHDL 下载积分:0分 评价赚积分 (如何评价?) 打赏 收藏 评论(3) 举报

资料介绍

用VHDL语言设计七段显示译码器用VHDL语言设计七段显示译码器,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈

部分文件列表

文件名文件大小修改时间
用VHDL语言设计七段显示译码器.txt1KB2009-12-16 13:24:22

全部评论(3)

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载