推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于复杂可编程逻辑器件及用VHDL语言编程的数字频率计的设计

更新时间:2020-02-28 13:51:53 大小:866K 上传用户:xiaohei1810查看TA发布的资源 浏览次数:61 下载积分:3分 出售积分赚钱 评价赚积分 ( 如何评价?) 标签:可编程逻辑器件vhdl 收藏 评论(0) 举报

资料介绍

该课题的数字频率计设计,采用自上向下的设计方法,用AT89C51单片机作为系统的主控部件,实现整个电路的测试信号控制、数据运算处理、键盘扫描和控制数码管的显示输出.一块复杂可编程逻辑器件CPLD(Complex Programmable Logic Device)芯片EPM7128SLC84-15完成各种时序逻辑控制、计数功能.在MAX+PLUS II平台上,用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真和下载.在AT89C51单片机控制下,当打开闸门信号时,被测信号经过放大、整形后与系统提供的50MHz基准时钟信号同时送入CPLD的两个输入端计数,当闸门信号关闭时,CPLD内的两套32位计数器同时停止计数,单片机将计数器的计数值分为四次读入其内存进行运算处理,并将结果输出显示.通过对8只按键的选择,该系统除了能够测试输入信号的频率外,还可以测方波信号宽度及高、低电平的占空比.AT89C51单片机内含128字节RAM和4K字节快闪存储器(Flash Memory),因此,全部控制程序可装入单片机.系统将单片机AT89C51的控制灵活性及CPLD芯片的现场可编程性相结合,不但大大缩短了开发研制周期,而且使该系统具有结构紧凑、体积小,可靠性高,测频范围宽、精度高等优点.

部分文件列表

文件名 大小
基于复杂可编程逻辑器件及用VHDL语言编程的数字频率计的设计.pdf 866K

推荐下载

全部评论(0)

暂无评论