推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

四位超前进位加法器的verilog实现实验

更新时间:2020-04-30 13:36:02 大小:1K 上传用户:年轻的国王查看TA发布的资源 标签:加法器verilog 下载积分:0分 评价赚积分 (如何评价?) 打赏 收藏 评论(2) 举报

资料介绍

四位超前进位加法器的verilog实现,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈



部分文件列表

文件名大小
FullAdder_4bits.v1KB
FullAdder_4bits_tb.v

全部评论(2)

  • 2023-04-21 22:09:55杨义

    资料还行

  • 2020-05-06 13:27:58suxindg

    谢谢分享

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载