积分商城

最新搜索： hc32f460_ddl_Rev2.2.0 梯度放大器 HDMI 1.4 dtmf Altium ESP8266 SDK编程手册
您现在的位置是：首页 > 源码 > 一个简单的总线轮询仲裁器Verilog实验
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

一个简单的总线轮询仲裁器Verilog实验

更新时间：2020-04-28 13:14:04 大小：4K 上传用户：年轻的国王查看TA发布的资源 标签：verilog 下载积分：0分 评价赚积分 （如何评价?） 打赏 收藏 评论(1) 举报

资料介绍

一个简单的总线轮询仲裁器Verilog代码 (A simple bus polling arbiter Verilog code) ，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

部分文件列表

文件名大小
Backoff-verilog/
Backoff-verilog/Backoff.v4KB
Backoff-verilog/RegCon.v7KB

【关注B站账户领20积分】

相关下载

全部评论(1)

  • 2023-05-11 21:56:36杨义

    内容还行

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号