积分商城

最新搜索： SI4732 梯形加减速 人工智能 BGA返修电路 winrar RJ-45封装库
您现在的位置是：首页 > 技术资料 > SDRAM与DDR布线指南
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

SDRAM与DDR布线指南

更新时间：2019-10-27 00:18:01 大小：186K 上传用户：zxeng961查看TA发布的资源 标签：sdramddr布线 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(1) 举报

资料介绍

资料详细说明SDRAM与DDR布线要求和注意事项。此文档仅用于非盈利性学习和交流，禁止用于其他商业用途


部分文件列表

文件名 大小
SDRAM与DDR布线指南.pdf 186K

【关注B站账户领20积分】

部分页面预览

（完整内容请下载后查看）
电子发烧友制作： http://www.elecfans.com/  
SDRAM和DDR布线指南  
ecos 应用是与硬件平台无关的，虽然开发板没有涉及到 SDRAM 和 DDR，不过，在某些高  
端平台上使用 ecos 可能会遇到内存布线问题，为了完整叙述，这里一并给出说明。  
很多人对内存布线感到迷茫，找不到切入点，不知如何下手，其实高速硬件设计的主要  
任务就是与干扰做斗争，内存布线也不例外。可以这样考虑：内存是做什么用的呢？是用来  
存储数据的，写入 1 读出 1，写入 0 读出 0，即保证数据访问正确。那么，在什么情况会导  
致数据访问错误呢？  
1、判决错误，0 判成 1，1 判成 0。可能参考电平不准(为什么不准？信号线内阻造成的  
压降)，也可能是加性干扰，或者阻抗不匹配引起信号畸变。  
2、时序错误，不满足建立/保持时间，或者采样点相位错误，不在有效信号位置上。触发  
器需要维持一段时间的能量供给才能正常工作，这个时间就是建立/保持时间。  
那么只要解决好这两个问题，保证内存正确访问，你的内存电路就设计成功了。  
有了这个指导思想，内存布线就可以按部就班地完成。不过，不同的 RAM 类型，虽然目  
标都是避免判决和时序错误，但实现方法因工作模式不同而有较大差异。  
高速系统一般采用低压信号，电压低，摆幅小，容易提高速度，降低功耗，但这给布线  
带来了困难，因为低压信号功率受信号线内阻影响大，是电压平方关系，所以要尽量减少内  
阻，比如使用电平面，多打孔，缩短走线距离，高压传输在终点用电阻分压出较低电压的信  
号等。SDRAM、DDR-I、DDR-II、 D DR-III 信号电压一个比一个低，越来越不容易做稳定。  
电源供给也要注意，如果能量供给不足，内存不会稳定工作。  
经常看到“等长布线”，其实，等长不是目的，真正的目的是满足建立保持时间，同频同相，  
采样正确。等长只不过可以最简单地实现这个目的罢了。要定量分析线长，必须按照时钟模  
型公式计算。时钟同步电路的类型在后面有简单介绍，这里只要知道 SDRAM 是公共时钟  
同步，DDR 是源同步就可以了。  
SDRAM 是公共时钟同步模式，只关心建立时间，不关心保持时间。这些时间和各段飞行  
时间，经过各个门电路延时，clock skew ，jitter，cycle 等有关，需要按照公式精确计算。  
算出各种参数后下规则，让 EDA 软件辅助设计。选出最长的一根线，不需要计算什么，只  
要与之等长即可。有些软件能自己算，有些只能自己一段段计算，可以编程让 EXCEL 表格  
对某种格式的报告文件自动求和，也算半自动化了。  
DDR 的所有信号都要加匹配，不论多复杂，为了稳定性。  
始端匹配串接一个 22/33 欧电阻即可，终端匹配分为 AC 匹配和 DC 匹配，阻容可以对噪  
点抑制，戴维宁电路可以提供高压输电，使参考电平更准确，虽然直流功耗大，但比单个  
50 欧功耗小。  
CPU 和 DDR 都是高速器件，DDR 热量高，应远离。而且 DDR 是源同步时钟模式，对  
保持时间有要求，不是线越短越好，有最小距离要求。保证时钟稳定，同频同相，冗余大即  

相关下载

全部评论(1)

  • 2019-10-29 12:35:21suxindg

    谢谢分享

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号