积分商城

最新搜索： hc32f460_ddl_Rev2.2.0 梯度放大器 HDMI 1.4 Altium ESP8266 SDK编程手册 MCC18
您现在的位置是：首页 > 技术资料 > IC＋MOS组合电路封装漏电机理探讨
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

IC＋MOS组合电路封装漏电机理探讨

更新时间：2020-09-19 05:06:12 大小：1M 上传用户：守着阳光1985查看TA发布的资源 标签：电路封装漏电 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

通过对IC＋MOS电路组合特点的讨论,重点对MOSFET晶圆前制程中的缺陷、封装过程的外力损伤缺陷等对封装后产品漏电现象的影响进行了探讨,以期通过制程控制和过程缺陷分析,为MOSFET封装在品质保证上提供保证。

By IC ＋ MOS circuit combination characteristic,The article focus on： MOSFET wafer process before the flaws of external force damage,encapsulation process of packaging products such as leakage effect were discussed; In order to,through the analysis of the process and process defects on the MOSFET encapsulation quality guarantee to provide the reference.

部分文件列表

文件名 大小
IC＋MOS组合电路封装漏电机理探讨.pdf 1M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号