积分商城

最新搜索： Souce Insight 3.5 恒流源 Vivo手机原理图 UltraEdit canopen301
您现在的位置是：首页 > 技术资料 > 基于改进延迟锁相环的高速低抖动时钟电路的开发与设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于改进延迟锁相环的高速低抖动时钟电路的开发与设计

更新时间：2020-09-17 05:33:46 大小：553K 上传用户：守着阳光1985查看TA发布的资源 标签：锁相环 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

文中针对传统时钟产生电路精度低且抖动大的问题,开发与设计了一种基于改进延迟锁相环的时钟电路。电路仿真结果表明,当输入时钟信号频率为20~150 MHz时,输出时钟信号占空比稳定在（50±0.15）%,时钟抖动在0.8 ps之内,不仅实现了精度的增大,且还具有低抖动的功能,满足了高速高精度ADC转换器的时钟要求。

In this paper, a clock generating circuit based on the improved PLL clock circuit is developed and designedfor the low precision and high jitter of the traditional clock circuit. And the circuit simulation results show that when the input clock signal frequency is 20 MHz to 150 MHz, the output clock signal duty cycle stabilizer in （50 ＆#177; 0.15）%, and clock jitter is under 0.8 ps. It not only achieve increased accuracy, but also has low shake function, to meet the high-speed high-precision ADC converter clock requirements.

部分文件列表

文件名 大小
基于改进延迟锁相环的高速低抖动时钟电路的开发与设计.pdf 553K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号