- 1
- 2
- 3
- 4
- 5
基于改进延迟锁相环的高速低抖动时钟电路的开发与设计
资料介绍
文中针对传统时钟产生电路精度低且抖动大的问题,开发与设计了一种基于改进延迟锁相环的时钟电路。电路仿真结果表明,当输入时钟信号频率为20~150 MHz时,输出时钟信号占空比稳定在（50±0.15）%,时钟抖动在0.8 ps之内,不仅实现了精度的增大,且还具有低抖动的功能,满足了高速高精度ADC转换器的时钟要求。
In this paper, a clock generating circuit based on the improved PLL clock circuit is developed and designedfor the low precision and high jitter of the traditional clock circuit. And the circuit simulation results show that when the input clock signal frequency is 20 MHz to 150 MHz, the output clock signal duty cycle stabilizer in （50 ＆#177; 0.15）%, and clock jitter is under 0.8 ps. It not only achieve increased accuracy, but also has low shake function, to meet the high-speed high-precision ADC converter clock requirements.
部分文件列表
| 文件名 | 大小 |
| 基于改进延迟锁相环的高速低抖动时钟电路的开发与设计.pdf | 553K |
最新上传
- 打赏
- 30日榜单
-
21下载积分 打赏20.00元 2小时前
用户：white工
-
Lzhf918@ 打赏10.00元 3天前
-
21ic下载 打赏310.00元 3天前
用户：mulanhk
-
21ic下载 打赏310.00元 3天前
用户：lanmukk
-
21ic下载 打赏310.00元 3天前
用户：zhengdai
-
21ic下载 打赏240.00元 3天前
用户：江岚
-
21ic下载 打赏240.00元 3天前
用户：潇潇江南
-
21ic下载 打赏210.00元 3天前
用户：gsy幸运
-
21ic下载 打赏70.00元 3天前
用户：小猫做电路
-
21ic下载 打赏120.00元 3天前
用户：jh0355
-
21ic下载 打赏110.00元 3天前
用户：jh03551
-
21ic下载 打赏70.00元 3天前
用户：liqiang9090
-
21ic下载 打赏45.00元 3天前
用户：有理想666
-
21ic下载 打赏20.00元 3天前
用户：w178191520
-
21ic下载 打赏40.00元 3天前
用户：烟雨
-
21ic下载 打赏20.00元 3天前
用户：eaglexiong
-
21ic下载 打赏20.00元 3天前
用户：sun2152
-
21ic下载 打赏20.00元 3天前
用户：xuzhen1
-
21ic下载 打赏15.00元 3天前
用户：kk1957135547
-
21ic下载 打赏15.00元 3天前
用户：w993263495
-
21ic下载 打赏15.00元 3天前
用户：x15580286248
-
21ic下载 打赏15.00元 3天前
用户：w1966891335
-
小猫做电路 打赏830.00元 3天前
-
gsy幸运 打赏880.00元 3天前
-
zhengdai 打赏730.00元 3天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏5.00元 3天前
资料：STM32智能交流电检测
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏15.00元 3天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
全部评论(0)