推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

一个串行接收并行发送的缓存器实验设计

更新时间:2020-07-21 12:51:40 大小:408K 上传用户:年轻的国王查看TA发布的资源 标签:串行接收缓存器 下载积分:0分 评价赚积分 (如何评价?) 打赏 收藏 评论(1) 举报

资料介绍

一个串行接收,并行发送的缓存器实验设计,适合新手学习参考

部分文件列表

文件名文件大小修改时间
实验提交/串行接收并行发送FIFO的设计与验证.docx424KB2012-03-09 10:39:54
实验提交/设计源码/SRAM/Memory.v1KB2008-01-01 05:18:58
实验提交/设计源码/SRAM/SRAM.v1KB2008-01-01 05:31:52
实验提交/设计源码/SRAM/Synchronous_Receive.v4KB2011-12-15 19:33:40
实验提交/设计源码/SRAM/test_Memory.v1KB2011-12-18 20:46:50
实验提交/设计源码/SRAM/test_SRAM.v2KB2011-12-18 12:17:14
实验提交/设计源码/SRAM/test_Synchronous_Receive.v2KB2011-12-18 20:36:08
实验提交/设计源码/SRAM2/Asynchronous_Receive.v4KB2011-12-27 22:44:52
实验提交/设计源码/SRAM2/Memory.v1KB2008-01-01 05:18:58
实验提交/设计源码/SRAM2/SRAM2.v1KB2011-12-29 00:52:38
实验提交/设计源码/SRAM2/test_Asynchronous_Receive.v6KB2011-12-18 20:40:18
...

全部评论(1)

  • 2023-02-20 23:00:09杨义

    资料还行

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载