积分商城

最新搜索： Cadence-Allegro hc89s003f4 测试工程师培训课件 FPGA ccs 发光管温度补偿
您现在的位置是：首页 > 应用设计 > 无线收发机芯片中可变增益放大器的设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

无线收发机芯片中可变增益放大器的设计

更新时间：2019-05-29 12:24:04 大小：7M 上传用户：sun2152查看TA发布的资源 标签：无线收发可变增益放大器 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(2) 举报

资料介绍

在传统的GPS/GNSS前端发射机/接收机系统中，可变增益放大器（VGA）自身并不具备滤波功能。在中频或较低的频率下，由于组成滤波网络的电感电容器体积件体积很大，所以多数采用片外无源滤波网络，这样既使系统增益产生了衰减而且也降低了接收机芯片的集成度。目前，采用片上滤波方案的可变增益放大器大多数只做到了低通滤波，且采用级联电路，功耗大且滤波性能不佳。因此，设计了一种具有滤波功能的可变增益放大器。
在这个设计中，采用ATMEL公司的0.5um SiGe HBT工艺，可变增益单元与Gm-C滤波单元集成一体，并运用四管回转器结构实现滤波。电路驱动电压为3.5V，直流电流为15mA，线性增益控制范围为-20dB-67dB，且电压控制范围为0-1.8V，最小增益下输入1dB压缩点为-11.8dBm。可变增益单元3dB带宽为30MHz-1.34GHz，Gm-C滤波单元选频范围为30MHz-1.38GHz，能够满足可变增益单元3dB带宽要求。可变增益放大器电路不仅具备很大的增益控制范围，而且中频38MHz处有很好的滤波性能，提高了芯片的集成度，降低了系统功耗。可变增益放大器芯片面积为0.5uwm×0.2z0n，功耗为53Mw。同时，设计了与可变增益放大器配套工作的检波器与比较器电路，使其组成了一个完整的自动增益控制系统，系统响应时间为6ns，环路稳定时间为40ns，系统总功耗为63mW。

部分文件列表

文件名 大小
无线收发机芯片中可变增益放大器的设计.pdf 7M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(2)

  • 2020-01-14 14:18:21flyma

    正在学习VGA，最新的资料下不到啊，老的先看看

  • 2019-12-12 12:11:20kcm18

    好东西，好东西

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号