推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的组合微程序控制单元的硬件减少

更新时间:2018-12-24 21:06:49 大小:896K 上传用户:z00查看TA发布的资源 标签:fpga 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

控制单元(CU)是任何数字系统[的重要模块之一。硬件数量减少的问题是与CU的逻辑电路的实现相关的重要问题[2]。应该考虑要实现的控制算法的特性以及使用中的逻辑元件以解决该问题。在本文中,我们提出了在使用现场可编程门阵列(FPGA)实现线性控制算法的情况下该问题解决方案的方法。 FPGA的特性是查找表(LUT)元素中的输入量非常少(不超过4-6)。它导致功能分解的应用,CU的组合部分中的级数增加,因此其周期也增加。为了减少这种负面影响,希望减少要实现的逻辑函数中的变量数量[6]。现代FPGA的第二个特征是嵌入式存储器块(EMB)的存在,它可用于实现CU的常规部分。

组成微程序控制单元(CMCU)广泛用于实现线性GSA [6]。提醒一下,在线性算法中,有超过75%的运算符顶点。在CMCU的情况下,其寻址电路使用LUT元件实现,并且其控制存储器使用EMB实现。在本文中,我们建议使用伪等效操作线性链(POLC)的类和微操作集合的最大编码来减少代码共享。要解释的控制算法由算法图形方案(GSA)表示。


部分文件列表

文件名 大小
Hardware_reduction_in_FPGA-based_compositional_microprogram_control_units.doc 896K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载