积分商城

最新搜索： stm32g0 STM32 stm32f030 stk500 HT24LC64 步进驱动器源码
您现在的位置是：首页 > 源码 > FPGA片内ROM读写测试Verilog逻辑源码Quartus工程文件+文档说明 ALTERA 在
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA片内ROM读写测试Verilog逻辑源码Quartus工程文件+文档说明 ALTERA 在

更新时间：2021-04-13 10:43:25 大小：6M 上传用户：xzxbybd查看TA发布的资源 标签：fpgaverilogquartus 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

FPGA片内ROM读写测试Verilog逻辑源码Quartus工程文件+文档说明，ALTERA 在 Quartus 软件里为我们已经提供了 ROM 的 IP 核, 我们只需通过 IP 核例化一个 ROM，

根据 ROM 的读时序来读取 ROM 中存储的数据。实验中会通过 Quartus 集成的在线逻辑分析仪Signaltap，我们可以观察 ROM 的读时序和从 ROM 中读取的数据，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。

timescale 1ns / 1ps

//////////////////////////////////////////////////////////////////////////////////

module rom_test(

input clk,           //50MHz时钟

input rst_n            //复位信号，低电平有效

);


//-----------------------------------------------------------

reg[4:0] rom_addr; //ROM输入地址

wire[7:0] rom_data; //ROM的数据


//产生ROM地址读取数据测试

always @(posedge clk or negedge rst_n)

if(rst_n==1'b0)

     rom_addr <= 10'd0;

else 

     rom_addr <= rom_addr+1'b1;



//-----------------------------------------------------------

//实例化ROM


rom_ip  rom_ip_inst

(

.clock      (clk         ), // input clock

.address    (rom_addr    ), // input [4 : 0] address

.q          (rom_data    )  // output [7 : 0] q

);


endmodule

image.pngimage.png

部分文件列表

文件名大小
11.FPGA片内ROM读写测试.pdf
11_rom_test/
11_rom_test/db/
11_rom_test/db/.cmp.kpt
11_rom_test/db/altsyncram_6d91.tdf9KB
11_rom_test/db/altsyncram_qa24.tdf
11_rom_test/db/cmpr_ngc.tdf2KB
11_rom_test/db/cmpr_qgc.tdf2KB
11_rom_test/db/cmpr_rgc.tdf2KB
11_rom_test/db/cntr_23j.tdf3KB
11_rom_test/db/cntr_cgi.tdf4KB
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号