积分商城

最新搜索： iar STM32F103 rfe150 Sm470 cserialport SPWM
您现在的位置是：首页 > 技术资料 > 基于FPGA的时间数字转换电路设计与测试
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的时间数字转换电路设计与测试

更新时间：2020-08-30 05:43:12 大小：275K 上传用户：守着阳光1985查看TA发布的资源 标签：fpga 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

为满足激光雷达系统多通道、精确处理大量时间数据的需求,利用抽头延时线技术,在Virtex6 FPGA上采用Veril-og语言实现了时间数字转换电路（ Time-to-Digital Convertor,TDC）。文中在领域分析的基础上明确了时间数字转换电路的主要原理,对电路的各模块进行详细设计,并通过GPX测试芯片与在FPGA内部实现的TDC电路进行实时对比测试,修正系统固定误差。实验表明,该课题设计的多通道TDC电路各通道间的测量误差在1 LSB左右,每个通道测量分辨率可达58 ps。采用GPX芯片进行校准测试的方案排除了信号源误差,优于传统检校方案。

In order to meet the requirement of LiDAR （ Light Detection And Ranging） system in measuring precise time with multiple channels,a Time-to-Digital Convertor （ TDC） using tapped delay line technology is implemented with Verilog HDL upon Virtex6 FPGA. The main principle of TDC is clarified based on domain analysis,and then each module of the circuit is designed in detail. Furthermore,the fixed error of the designed TDC is calibrated with the more precise GPX timing chip. Experimental data shows that not only an accuracy of 1 LSB is achieved in all 48 channels,but also the time resolution of a single channel is improved to 58 ps. The calibration scheme adopting t...

部分文件列表

文件名 大小
基于FPGA的时间数字转换电路设计与测试.pdf 275K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号