积分商城

最新搜索： PL2303 altium Designer 20 电路设计与仿真从入门到精通 常用LOGO标识 microBUCK 入门教程 canopen
您现在的位置是：首页 > 源码 > 设计的带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

设计的带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器

更新时间：2020-08-03 21:12:55 大小：6M 上传用户：年轻的国王查看TA发布的资源 标签：嵌入式 下载积分：0分 评价赚积分 （如何评价?） 打赏 收藏 评论(2) 举报

资料介绍

在Cyclone IV GX收发器入门套件上,设计带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器。.rar

部分文件列表

文件名文件大小修改时间
PCIe_Lab/.qsys_edit/filters.xml1KB2012-02-23 16:48:30
PCIe_Lab/.qsys_edit/preferences.xml1KB2012-02-23 17:14:12
PCIe_Lab/altgx_reconfig.v21KB2011-10-28 02:51:56
PCIe_Lab/c4gx_qsys/synthesis/c4gx_qsys.qip22KB2012-02-23 17:17:06
PCIe_Lab/c4gx_qsys/synthesis/c4gx_qsys.v459KB2012-02-23 17:14:52
PCIe_Lab/c4gx_qsys/synthesis/submodules/altera_avalon_mm_bridge.v11KB2012-02-23 17:16:16
PCIe_Lab/c4gx_qsys/synthesis/submodules/altera_avalon_sc_fifo.v31KB2012-02-23 17:15:50
PCIe_Lab/c4gx_qsys/synthesis/submodules/altera_avalon_st_pipeline_base.v5KB2012-02-23 17:15:52
PCIe_Lab/c4gx_qsys/synthesis/submodules/altera_avalon_st_pipeline_stage.sv5KB2012-02-23 17:15:54
PCIe_Lab/c4gx_qsys/synthesis/submodules/altera_irq_clock_crosser.sv2KB2012-02-23 17:15:54
PCIe_Lab/c4gx_qsys/synthesis/submodules/altera_merlin_arbitrator.sv9KB2012-02-23 17:15:54
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(2)

  • 2023-01-10 21:58:18杨义

    资料不错

  • 2020-08-15 10:31:11suxindg

    谢谢分享

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号