积分商城

最新搜索： STM32F103C8T6 stm32f0 usb源码 随身听 I9300 Authorware 4.0 DfuSe
您现在的位置是：首页 > 应用设计 > 12位200MSs高SFDR电流舵DAC设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

12位200MSs高SFDR电流舵DAC设计

更新时间：2019-10-13 20:52:02 大小：6M 上传用户：sun2152查看TA发布的资源 标签：sfdr电流dac 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

在通信系统中，提高数据传输速率、增大信号带宽已成为发展趋势。由于数字通信在现代通信系统中的主导地位，数模转换器（DAC）也成为现代通信系统中一个不可或缺的重要模块。与通信系统的发展趋势相一致，高速、宽带也是DAC设计技术的发展方向。

高速、宽带要求DAC具有良好的频域特性，无杂散动态范围（SFDR）是衡量DAC频域特性的主要性能指标。应用于宽带通信系统的高速、宽带DAC一般采用电流舵型结构。基于这种结构，在全面分析影响电流舵DACSFDR的因素后，得出一个结论：电流源开关单元输出阻抗的频率特性是限制SFDR的主要因素。

针对这种因素设计了高性能的电流源开关电路以提高SFDR。

重点分析了同步锁存器电路，总结了同步锁存器设计要点。在传统的同步锁存器基础上，改进同步锁存器结构以提高电流舵DAC的SFDR。设计了一个低温漂（lppm/C）、高电源抑制比（86dB）的带隙基准为电流舵DAC提供偏置电压。

12位200MS/s高SFDR电流舵DAC采用SMIC0.18um CMOS工艺进行设计、仿真。在1MHz、10MHz、50MHz、100MHz输入信号频率下，信号失真比（SNDR）分别为74dB、73dB、70dB、67dB；有效位数分别达到了12、11.9、11.2以及10.8：SFDR分别为93dB、83dB、71dB、68dB。其中SFDR前仿真结果好于近几年国内发表的同种性能水平论文，实现了课题中高SFDR的要求。整体电路建立时间为2ns，功耗为23mW，版图面积为0.4mm2。


部分文件列表

文件名 大小
12位200MSs高SFDR电流舵DAC设计.pdf 6M

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号