积分商城

最新搜索： st7796 CCM反激 ADC源码 测试报告 KEIL MDK ft6x36
您现在的位置是：首页 > 技术资料 > SystemVerilog里面向对象的基本知识点
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

SystemVerilog里面向对象的基本知识点

更新时间：2019-10-22 21:15:25 大小：37K 上传用户：xuzhen1查看TA发布的资源 标签：systemverilog 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

一、OO术语

ss类：包含变量和子程序的基本构建块。

2.对象：类的一个实例。

3.句柄：指向对象的指针，一个O0向柄就像对象的地址，但是它只能保存在一个只能指向单一类型数据类型的指针中。

4.属性：存贮数据的变量。

5.方法：任务和函数

二、创建新对象

1.区别Verilog 和SV

（1）Verilog中的一个模块是在代码编译的时候例化的。SV中是运行测试平台时需要的时候才被建立的。

（2）Verilog的例化是静态的，像硬件一样，只有信号值得变化。

SV激励对象不断地被创建并且驱动DUT最后这些对象所占用的内存可以被释放供新对象使用。

（3）Verilog的顶层模块不会被显示的例化，但是SV类在使用之前必须要先例化。


部分文件列表

文件名 大小
SystemVerilog里面向对象的基本知识点.pdf 37K

【关注B站账户领20积分】

部分页面预览

（完整内容请下载后查看）
面向对象编程 OOP  
一、OOP术语  
1.class 类：包含变量和子程序的基本构建块。  
2. 对象：类的一个实例。  
3. 句柄：指向对象的指针，一个 OOP句柄就像对象的地址，但是它只  
能保存在一个只能指向单一类型数据类型的指针中。  
4. 属性：存贮数据的变量。  
5. 方法：任务和函数  
二、创建新对象  
1. 区别 Verilog 和 SV：  
（1）Verilog 中的一个模块是在代码编译的时候例化的。 SV中是运  
行测试平台时需要的时候才被建立的。  
（2）Verilog 的例化是静态的，像硬件一样，只有信号值得变化。  
SV激励对象不断地被创建并且驱动 DUT，最后这些对象所占用的内存  
可以被释放供新对象使用。  
（3）Verilog 的顶层模块不会被显示的例化，但是 SV类在使用之前  
必须要先例化。  
（4）Verilog 实例名只可以指向一个实例。而 SV句柄可以指向很多  
对象，当然一次只能指向一个。  
2.  
构造函数 new（）：例化一个对象时，相当于为对象申请一个新的内  
存来保存对象的变量。  

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号