推荐星级：
- 1
- 2
- 3
- 4
- 5
一种高速低功耗LVDS接收器电路的设计
资料介绍
介绍了LVDS系统链路结构及数据传输原理，分析了LVDS标准对接收器电路的需求，文中基于65nm数字CMOS工艺设计，实现了一种高速低功耗LVDS接收器电路。仿真结果表明，在2．5V电源电压工作下，该LVDS接收器具有2Gbit·a^-1的数据传输速率，平均功耗为3mW。
LVDS system link structure and data transmission principle, LVDS standard receiver circuit, based on 65 nm digital CMOS process design to achieve a high-speed low-power LVDS receiver circuit. The simulation re- suits show that the supply voltage of 2. 5 V, the LVDS receiver with 2 Gbit·s^-1 data transfer rate, average power consumption is 3 mW.
部分文件列表
| 文件名 | 大小 |
| 一种高速低功耗LVDS接收器电路的设计.pdf | 218K |
全部评论(0)