积分商城

最新搜索： HDMI2.1 环形队列 hs6620 p900 AD23 ZXDN10
您现在的位置是：首页 > 技术资料 > 视频阵列处理器数据加载电路的设计与实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

视频阵列处理器数据加载电路的设计与实现

更新时间：2020-08-24 05:59:27 大小：590K 上传用户：守着阳光1985查看TA发布的资源 标签：视频阵列处理器数据加载电路 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

随着多种视频编解码标准和视频算法的提出,视频处理器高效性和灵活性显得更为重要.针对视频阵列处理器中数据加载速率与阵列处理单元处理不匹配的问题,通过对视频编解码标准算法的分析,深度挖掘数据访存冗余和传输的特点,在可编程可重构体系结构下,设计了支持灌入和Cache两种工作模式的数据加载电路,并进行了功能仿真和FPGA验证.结果表明,该电路能够满足1 080P视频处理对数据加载的要求,采用Desgin Compiler在SMIC 0.13μm CMOS工艺标准单元库下综合,频率可达197 MHz.

With a variety of video codec standards and video algorithms proposed,the efficiency and flexibility of video processor become more important.To solve the mismatch of data loading rate and array processing unit,analyzing the video codec standard algorithm,deep mining characteristics of data memory access redundancy and transmission,this paper designs a data loading circuit supporting pump and Cache operating modes in the programmable reconfigurable architecture,and also completes the functional simulation and FPGA verification to the circuit.The result show that this design can meet the data loading requirements of 1 080P video processing for data loading,and its integrated frequency up to 19...

部分文件列表

文件名 大小
视频阵列处理器数据加载电路的设计与实现.pdf 590K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号