积分商城

最新搜索： FPGA VHDL串口 数字信号 JTAGICE mkII 定向声波 千兆网络POE供电
您现在的位置是：首页 > 技术资料 > 基于时钟消抖电路的高精度全局时钟同步设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于时钟消抖电路的高精度全局时钟同步设计

更新时间：2020-08-13 10:55:41 大小：251K 上传用户：xiaohei1810查看TA发布的资源 标签：时钟消抖电路 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

基于串行／解串器技术的核电子学时钟同步系统的抖动会逐级累积，为此设计了基于锁相环的时钟抖动消除电路。通过选择合适的环路滤波器带宽，可以将时钟抖动降低到9ps左右。建立了附加抖动模型以估计时钟分发的最大级数。测试表明，时钟抖动消除电路能够保证全局时钟顺利分发下去，可以在实际工程设计中借鉴使用。

In the nuclear electronics clock distribution system based on serializer/deserializer （SerDes）, jitter will gradually accumulate. In order to solve this problem, a clock jitter cleaner cireuit based on phase - locked loop （PLL） is designed. By selecting the appropriate loop filter bandwidth, clock jitter can be reduced to about 9 ps. In order to estimate the maximum series of cloek distribution, a model of additional clock jitter is built. Test results show that the clock jitter cleaner circuit can guarantee the global clock successfully distributed, and can be referenced and used in practieal engineering design.

部分文件列表

文件名 大小
基于时钟消抖电路的高精度全局时钟同步设计.pdf 251K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号