您现在的位置是:首页 > 教程 > Altera公司的CPLD/FPGA介绍
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

Altera公司的CPLD/FPGA介绍

更新时间:2019-01-25 15:41:35 大小:766K 上传用户:z00查看TA发布的资源 标签:CPLDFPGA 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

MAX系列:在MAX 3000A、MAX7000S/AE/B等CPLD器件中,基本构造块称为宏单元(Macrocell),宏单元由可编程的“与阵”和固定的“或阵”构成。

MAXII器件:传统的CPLD完全不同,摒弃了传统的宏单元体系,采用查找表(LUT)体系和行列布线,无需外部配置。成本降低一半,功耗只有其十分之一。

为了支持SOPC的实现,Altera提供了性能优良的宏模块、IP核以及系统集成等完整的解决方案,减少了设计风险,缩短开发周期,提高所设计系统的总体性能。

IP模块的两种开发方式:

AMPP(Altera Megafunction Partner Program),是ALtera宏功能模块、IP核开发伙伴组织,提供基于Altera器件的优化的宏功能模块、IP内核。

MegaCore,是Altera自行开发完成的,包括数字信号处理、图像处理、通信、接口、处理器等种类的IP核, Quartus II、MAX+plus II软件提供对宏功能模块进行编译和仿真,测试其性能。


部分文件列表

文件名 大小
fc441ac1-337d-4fbb-a5e8-574c40253875.pdf 766K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载