推荐星级：
- 1
- 2
- 3
- 4
- 5
设计方法使用CPLD的内部子状态观察器
资料介绍
我们提出了“内部状态观察器”的设计方法 - 使用工作系统在其运行寿命期间的通用概率模型[1]。使用该概率分布，开发了一种合适的算法，其具有基于复杂可编程逻辑器件（CPLD）的硬件和。最后集成了基于微控制器的实时针迹控制器。通过观察和分析内部子状态的持续时间使系统更具故障意识。如果我们将观察者视为在芯片中编程的指令序列，那么对于观察者设计可以考虑两种方法 - 基于有限状态机的观察者或基于存储的基于等待时间的观察者。在基于FSM的观察者的情况下，专用逻辑实现实时观察所需的事件序列，而在基于存储程序的观察者中，存储在存储器中的数据按照执行观察任务所需的程序指定相应的事件序列。这两个观察者之间的一个重要区别在于它们对观察潜伏期的限制。如果我们考虑与术语观察'相关联的特定任务，其再次可以进一步粒化为一组可执行程序，则与存储的程序机器相比，FSM通常花费更少的时钟周期来执行同一组事件序列或任务。因此，取决于观察者的等待时间的性质，这两个基本概念可以单独实现，或者可以集成用于系统的状态和子状态观察。
部分文件列表
| 文件名 | 大小 |
| faultdec-nabic.pdf | 364K |
全部评论(0)