积分商城

最新搜索： stm32g0 STM32 stm32f030 HT24LC64 步进驱动器源码 STM8S003设计的带校准功能12864电压电流表及源码
您现在的位置是：首页 > 教程 > Altium Designer DDR 与 CPU 分支等长的实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

Altium Designer DDR 与 CPU 分支等长的实现

更新时间：2019-08-20 09:45:04 大小：2M 上传用户：xuzhien查看TA发布的资源 标签：ddrcpuAltium Designer 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

如何实现 DDR 与 CPU 之间时钟，数据，控制线的等长一直是困扰 Altium 软件用户的一个问题，现提供通过设定 From to Editor 来实现同一网络中不同节点以及不同网络之间的等长的设计方法供参考


部分文件列表

文件名 大小
AltiumDesigner中DDRIISDRAM的等长布线.pdf 2M

【关注视频号领20积分】   【关注公众号立即送20积分】

部分页面预览

（完整内容请下载后查看）
Altium Designer 中 DDRII SDRAM 的等长布线  
刷新 我要回复 我要发帖 此贴已结 (0) [ 25 回复 / 1436 查看 ]  
返回列表  
12 下一页  
发短消息  
加为好友  
viatuzi 发表于 2011-1-24 23:30 | 只看该作者 回复 引用 订阅 报告 收藏 分享 评  
viatuzi 当  
前离线  
分
打印  
帖子  
楼主：  
155  
精华  
2
Altium Designer 中 DDRII SDRAM 的等长布线  
如图所示  
本帖最后由 viatuzi 于 2011-1-25 00:00 编辑  
积分  
667  
如图所示，以 ARM ，DSP 等 SOC 为核心的电子系统中，经常存在两片或者以上的  
DDR/DDRII SDRAM 。考虑到 DDR/DDRII SDRAM 的运行频率一般都比较高，在做  
阅读权限  
20  
PCB layout 的时候需要等长布线来保证  
两片及以上 DDR/DDRII SDRAM 的系统，这里要求的等长布线有两层含义。拿  
ADDRESS 信号来讲，第一层含义要求从 SOC 的某一个 ADDRESS 的 pad 到每一块  
DDR/DDRII SDRAM 的读写时序。对于包含  
在线时间  
55 小时  
注册时间  
儿 DDR/DDRII SDRAM 对应的 pad 之间的长度要相等（ A+B = A+C ），第二层含义要  
求 SOC 的所有 ADDRESS 的 pad 到对应 DDR/DDRII SDRAM 的 pad 之间的长度要相  
等（所有的 A+B = 所有的 A+C）。  
2010-7-13  
最后登录  
2011-5-17  
但在 Altium Designer 中，SOC 的某一 ADDRESS pad 与对应 DDR/DDRII SDRAM 的  
pad 之间的网络定义是唯一的（也就是  
A，B，C 拥有同样的网络名称） ，网络的长度  
定义为（ A+B+C ），无法准确知道 A，B 和 C 的长度。那如何在 Altium Designer 中实  
现 DDR/DDRII SDRAM 的等长布线呢？  
下面以一个项目中  
DRAM_A0 ~ A3 四根信号线的等长设计为例，介绍在  
Altium  
帖子: 155  
积分: 667  
Designer 中实现 DDRII SDRAM 的等长布线。 U23 为 CPU，U7 和 U8 为两片 DDRII  
SDRAM 。DRAM_A0 ~ A3 为低四位地址信号。  
ddr_dengchang1.png (6.21 KB)  
专家等级 :  
下载次数 :5  
2011-1-25 00:00  
结 贴 率  
88%  

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号