积分商城

最新搜索： KEA128 电源 路径规划 ide手册 传感器 STM32入门教程
您现在的位置是：首页 > 技术资料 > 基于AD9517-1的高速时钟系统稳定性设计与信号完整性分析
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于AD9517-1的高速时钟系统稳定性设计与信号完整性分析

更新时间：2020-08-20 10:16:34 大小：619K 上传用户：xiaohei1810查看TA发布的资源 标签：信号完整性 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

本文以一个14位,转换速率250 MSPS的模数转换器（ADC）为信号终端,提出了一种提高高速ADC时钟电路稳定性的解决方案.方案使用AD9517-1作为时钟分配芯片,为芯片设计了一款中心频率250 MHz,相位噪声-98.7d Bc/Hz的三阶环路滤波器.信号输出性噪比（SNR）70.12 d B,时钟抖动282 fs rms,带宽496 fs rms.通过分析时钟信号的过冲和反射现象,对输出信号进行了基于低温共烧陶瓷工艺（LTCC）的微带线复数阻抗匹配和仿真.

This paper puts forward a high-speed analog-digital converter（ADC）clock circuit stability solutions based on a 14 bit,conversion rate at 250 MSPS ADC for signal terminal. Solution was used AD9517-1 as the clock divider. A third order loop filter was designed：Center frequency at 250 MHZ,phase noise-98.7 d Bc/Hz. Output signal noise ratio（SNR）70.12 d B,clock jitter 282 fs rms,bandwidth 496 fs rms. With the analysis of the overshoot of the clock signal and reflection phenomenon,microstrip line complex impedance matching simulation was given out based on low temperature co-firing ce-ramic technology（LTCC）.

部分文件列表

文件名 大小
基于AD9517-1的高速时钟系统稳定性设计与信号完整性分析.pdf 619K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号