积分商城

最新搜索： 推完开关电源 CH340 排插 入门教程 canopen layout
您现在的位置是：首页 > 应用设计 > 24G射频低噪声放大器设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

24G射频低噪声放大器设计

更新时间：2019-12-19 20:57:31 大小：7M 上传用户：sun2152查看TA发布的资源 标签：射频低噪声放大器 下载积分：0分 评价赚积分 （如何评价?） 打赏 收藏 评论(1) 举报

资料介绍

近年来，以电池作为电源的电子产品得到广泛使用，迫切要求采用低电压的模拟电路来降低功耗，所以低电压、低功耗模拟电路设计技术正成为研究的热点。

本文主要讨论电感负反馈cascode-CMOS-LNA（共源共栅低噪声放大器）的噪声优化技术，同时也分析了噪声和输入同时匹配的SNIM技术。以噪声参数方程为基础，列出了简单易懂的设计原理。为了实现低电压、低噪声、高线性度的设计指标，在本文中使用了三种设计技术。第一，本文以大量的篇幅推导出了一个理想化的噪声结论，并使用Matlab分析了基于功耗限制的噪声系数，取得最优化的品体管尺寸。第二，为了实现低电压设计，引用了一个折叠式的共源共栅结构低噪声放大器。第三，通过线性度的理论分析并结合实验仿真的方法，得出了设计一个高线性度的最后方案。另外，为了改善射频集成电路的器件参数选择的灵活性，在第四章中使用了一种差分结构。所设计电路用CHARTER公司0.25um CMOS工艺技术实现，并使用Cadence的spectre RF工具进行仿真分析，本文使用的差分电路结构只进行了电路级的仿真，而折叠式的共源共栅电路进行了电路级的仿真、版图设计、版图参数提取、电路版图一致性检查和后模拟，完成了整个低噪声放大器的设计流程。

折春式低噪声放大器的仿真结果为：噪声系数NF为1.30dB，反射参数SI1

S12，s22分别为-21.73dB.-30.62dB.-23.45dB，E益s21为14.27dB，IdB压缩点为-12.8dBm，三阶交调点IP3为0.58dBm，整个电路工作在1V电源下，消耗的电流为8.19mA，总的功耗为8.19mW，所有仿真的技术指标达到设计要求。


部分文件列表

文件名 大小
24G射频低噪声放大器设计.pdf 7M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(1)

  • 2020-04-23 10:41:40love11

    谢谢

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号